出货了坏掉就坏掉了，设计逻辑上会有冗余，逻辑电路物理上一般不会（memory那些会有），关键的地方坏掉了整个芯片就坏掉了。
出货了坏掉就坏掉了，设计逻辑上会有冗余，逻辑电路物理上一般不会（memory那些会有），关键的地方坏掉了整个芯片就坏掉了。
拿赔偿金不降学费，差评！
拿赔偿金不降学费，差评！
1.运行的系统完全不一样，这样的比较没有意义
2.性能还受硬盘、GPU、系统优化的影响，单看CPU的我觉得和”E3党“是一类人
3.现实意义当然有，A系列CPU这么强的性能未来一定在移动办公和大型游戏领域大有可为~想象空间很大
4.高通哭死了，转头一看MTK和... 显示全部 »
2.性能还受硬盘、GPU、系统优化的影响，单看CPU的我觉得和”E3党“是一类人
3.现实意义当然有，A系列CPU这么强的性能未来一定在移动办公和大型游戏领域大有可为~想象空间很大
4.高通哭死了，转头一看MTK和... 显示全部 »
1.运行的系统完全不一样，这样的比较没有意义
2.性能还受硬盘、GPU、系统优化的影响，单看CPU的我觉得和”E3党“是一类人
3.现实意义当然有，A系列CPU这么强的性能未来一定在移动办公和大型游戏领域大有可为~想象空间很大
4.高通哭死了，转头一看MTK和三星也在哭，但是远处英伟达抱着个k1在呵呵笑~
2.性能还受硬盘、GPU、系统优化的影响，单看CPU的我觉得和”E3党“是一类人
3.现实意义当然有，A系列CPU这么强的性能未来一定在移动办公和大型游戏领域大有可为~想象空间很大
4.高通哭死了，转头一看MTK和三星也在哭，但是远处英伟达抱着个k1在呵呵笑~
第一种，是电流通过连接cpu里面微原件的时候产生的热量，这种是焦耳热，跟电流的平方成正比；
第二种，是通过容性或者感性原件的时候产生的热量，这种热量比较少；
第三种，是两导线之间漏电，即通过基片时候产生的热量，和电流的平方成正比；
第四种，就是电流通过pn结的... 显示全部 »
第二种，是通过容性或者感性原件的时候产生的热量，这种热量比较少；
第三种，是两导线之间漏电，即通过基片时候产生的热量，和电流的平方成正比；
第四种，就是电流通过pn结的... 显示全部 »
第一种，是电流通过连接cpu里面微原件的时候产生的热量，这种是焦耳热，跟电流的平方成正比；
第二种，是通过容性或者感性原件的时候产生的热量，这种热量比较少；
第三种，是两导线之间漏电，即通过基片时候产生的热量，和电流的平方成正比；
第四种，就是电流通过pn结的时候释放的热量，这个热量占大多数，通常和频率成正比，和电流的平方成正比，等效一下就是跟电压的平方成正比，所以cpu超频的时候，频率上升，第四种消耗增加，而且频率加快，cpu总体等效电阻降低，电流增加，功耗也会增加，如果增大电压，除了这些之外漏电情况增加，发热量也会增加。
第二种，是通过容性或者感性原件的时候产生的热量，这种热量比较少；
第三种，是两导线之间漏电，即通过基片时候产生的热量，和电流的平方成正比；
第四种，就是电流通过pn结的时候释放的热量，这个热量占大多数，通常和频率成正比，和电流的平方成正比，等效一下就是跟电压的平方成正比，所以cpu超频的时候，频率上升，第四种消耗增加，而且频率加快，cpu总体等效电阻降低，电流增加，功耗也会增加，如果增大电压，除了这些之外漏电情况增加，发热量也会增加。
通过新闻了解：IBM在纯硅的基底上做器件， 并在纯硅基底的一些关键部位使用了硅锗（硅化镓？）来改善器件的开关电压，饱和电流等性质， 从而实现了7nm
IBM已经不是第一次干这种炫酷的事情了， POWER7（IBM研发的自家CPU， 高端商用服务器系列才会配备... 显示全部 »
IBM已经不是第一次干这种炫酷的事情了， POWER7（IBM研发的自家CPU， 高端商用服务器系列才会配备... 显示全部 »
通过新闻了解：IBM在纯硅的基底上做器件， 并在纯硅基底的一些关键部位使用了硅锗（硅化镓？）来改善器件的开关电压，饱和电流等性质， 从而实现了7nm
IBM已经不是第一次干这种炫酷的事情了， POWER7（IBM研发的自家CPU， 高端商用服务器系列才会配备）上面使用的eDRAM就是在纯硅基底cpu的cache部分使用了跟内存芯片一样的材料， 从而实现了DRAM进cpu， 从而实现降低cache面积， 降低cache功耗的目的。
IBM已经不是第一次干这种炫酷的事情了， POWER7（IBM研发的自家CPU， 高端商用服务器系列才会配备）上面使用的eDRAM就是在纯硅基底cpu的cache部分使用了跟内存芯片一样的材料， 从而实现了DRAM进cpu， 从而实现降低cache面积， 降低cache功耗的目的。
看到这个问题，半夜爬起来答！哥现在每天都在玩锗啊！
钱币收藏只是我的爱好，锗才是我每天的工作……
先简单介绍一下，我们组里主要研究方向是在硅或锗基底上生长GeSn, GeSiSn和Ge. 我自己的研究主要集中在后两者上面。
目前最高票答案已经说得很清楚了... 显示全部 »
钱币收藏只是我的爱好，锗才是我每天的工作……
先简单介绍一下，我们组里主要研究方向是在硅或锗基底上生长GeSn, GeSiSn和Ge. 我自己的研究主要集中在后两者上面。
目前最高票答案已经说得很清楚了... 显示全部 »
看到这个问题，半夜爬起来答！哥现在每天都在玩锗啊！
钱币收藏只是我的爱好，锗才是我每天的工作……
先简单介绍一下，我们组里主要研究方向是在硅或锗基底上生长GeSn, GeSiSn和Ge. 我自己的研究主要集中在后两者上面。
目前最高票答案已经说得很清楚了，硅用来做CPU，是因为它的优点太多，而缺点都是可克服的。锗虽然也有优点（比如开启电压、载流子迁移率），但它的几个缺点是很难克服的。
首先是价格。硅直接拿沙子就能制，虽然工艺复杂吧但是原料成本接近0.锗在地壳中分布非常分散，成品锗（还不是半导体级别）的价格就已经超越了白银，印象中将近2000美元一公斤。
其次很大一个问题就是锗的氧化物不稳定，不好用。二氧化硅是致密的绝缘体，力学电学化学性质都很稳定，不溶于水；氧化锗没那么致密，还是溶于水的。这一条基本就宣告了CPU无望。
还有锗器件在稍高的温度下表现不良的问题，以及锗本身比硅重，又比硅软，更容易碎；等等。而且现在整个半导体行业都以硅为基础，没人会开发锗的CPU。
目前锗的前途很大程度上在光电学方面，太阳能电池，光传感器，红外LED，锗激光器（这个已经被MIT做出来了，但不是大家想象中的激光笔那样子），等等。因为硅做激光完全不可能，锗又能比较容易地在硅上生长出来，因此大家的理想是将用锗做成的光学器件与硅做成的电子器件整合在一张硅片上。那就牛逼了。
我们组是目前世界上唯一一个用Ge3H8和Ge4H10生长锗的研究组。目前我们在硅上面长锗已经能长得很好了，长出来的锗膜可以用来做衬底生长其他的半导体材料。我手头正在进行的一个课题是锗的in-situ doping, 已经出了两篇文章，还在继续努力中。。。
再说一句，近三五年来锗基半导体方面进展很大，但是不少同行还没完全了解这些进展。如果看以前的书本上讲的一些关于生长锗的局限，现在很多都已经被攻克了。以前人们说在硅上没办法直接长锗，还有得用高温，或者需要几个GeSi的buffer，十年前确实是这样。但现在我在三百多度的温度下直接在硅片上生长锗，出来的膜质量很不错。
嗯，先说这么多。
-------------以上是原答案------------------
大家这么捧场真是受宠若惊……个人在知乎最多赞原来还是来自于自己的研究这一块啊。在最后加几个参考文献吧。
1, Chi Xu, R. T. Beeler, L. Jiang, G. Grzybowski, A. V. G. Chizmeshya, J. Menendez and J. Kouvetakis, "New strategies for Ge-on-Si materials and devices using non-conventional hydride
Chemistries: the tetragermane case ", Semiconductor Science and Technology , 28 105001 (2013)
2, Chi Xu, CL Senaratne, J Kouvetakis and J Menéndez, "Frustrated incomplete donor ionization in ultra-low resistivity germanium films", Applied Physics Letters 105 (23), 232103
3, G Grzybowski, L Jiang, R T Beeler, T Watkins, A V G Chizmeshya, C Xu, J Menéndez and J Kouvetakis, "Ultra low-temperature epitaxy of Ge-based semiconductor and optoelectronic structures on Si(100): Introducing higher order germanes (Ge3H8, Ge4H10) ", Chemistry of Materials, 24(9) , 1619-1628 (2012).
钱币收藏只是我的爱好，锗才是我每天的工作……
先简单介绍一下，我们组里主要研究方向是在硅或锗基底上生长GeSn, GeSiSn和Ge. 我自己的研究主要集中在后两者上面。
目前最高票答案已经说得很清楚了，硅用来做CPU，是因为它的优点太多，而缺点都是可克服的。锗虽然也有优点（比如开启电压、载流子迁移率），但它的几个缺点是很难克服的。
首先是价格。硅直接拿沙子就能制，虽然工艺复杂吧但是原料成本接近0.锗在地壳中分布非常分散，成品锗（还不是半导体级别）的价格就已经超越了白银，印象中将近2000美元一公斤。
其次很大一个问题就是锗的氧化物不稳定，不好用。二氧化硅是致密的绝缘体，力学电学化学性质都很稳定，不溶于水；氧化锗没那么致密，还是溶于水的。这一条基本就宣告了CPU无望。
还有锗器件在稍高的温度下表现不良的问题，以及锗本身比硅重，又比硅软，更容易碎；等等。而且现在整个半导体行业都以硅为基础，没人会开发锗的CPU。
目前锗的前途很大程度上在光电学方面，太阳能电池，光传感器，红外LED，锗激光器（这个已经被MIT做出来了，但不是大家想象中的激光笔那样子），等等。因为硅做激光完全不可能，锗又能比较容易地在硅上生长出来，因此大家的理想是将用锗做成的光学器件与硅做成的电子器件整合在一张硅片上。那就牛逼了。
我们组是目前世界上唯一一个用Ge3H8和Ge4H10生长锗的研究组。目前我们在硅上面长锗已经能长得很好了，长出来的锗膜可以用来做衬底生长其他的半导体材料。我手头正在进行的一个课题是锗的in-situ doping, 已经出了两篇文章，还在继续努力中。。。
再说一句，近三五年来锗基半导体方面进展很大，但是不少同行还没完全了解这些进展。如果看以前的书本上讲的一些关于生长锗的局限，现在很多都已经被攻克了。以前人们说在硅上没办法直接长锗，还有得用高温，或者需要几个GeSi的buffer，十年前确实是这样。但现在我在三百多度的温度下直接在硅片上生长锗，出来的膜质量很不错。
嗯，先说这么多。
-------------以上是原答案------------------
大家这么捧场真是受宠若惊……个人在知乎最多赞原来还是来自于自己的研究这一块啊。在最后加几个参考文献吧。
1, Chi Xu, R. T. Beeler, L. Jiang, G. Grzybowski, A. V. G. Chizmeshya, J. Menendez and J. Kouvetakis, "New strategies for Ge-on-Si materials and devices using non-conventional hydride
Chemistries: the tetragermane case ", Semiconductor Science and Technology , 28 105001 (2013)
2, Chi Xu, CL Senaratne, J Kouvetakis and J Menéndez, "Frustrated incomplete donor ionization in ultra-low resistivity germanium films", Applied Physics Letters 105 (23), 232103
3, G Grzybowski, L Jiang, R T Beeler, T Watkins, A V G Chizmeshya, C Xu, J Menéndez and J Kouvetakis, "Ultra low-temperature epitaxy of Ge-based semiconductor and optoelectronic structures on Si(100): Introducing higher order germanes (Ge3H8, Ge4H10) ", Chemistry of Materials, 24(9) , 1619-1628 (2012).
小时候我总觉得过两年我就能和大我两岁的哥哥一样大了。
小时候我总觉得过两年我就能和大我两岁的哥哥一样大了。
利益相关，华为终端员工。
现在媒体都是毫无节操的标题党，今天说a秒了b，明天说b秒了a，关a和b毛事啊！这是中国媒体的浮躁，跟华为有屁关系！
麒麟950是华为手机芯片又一个重要里程碑。k3v2在AP设计方面成为第一款与国际水平站住同一起跑线的芯片，而920... 显示全部 »
现在媒体都是毫无节操的标题党，今天说a秒了b，明天说b秒了a，关a和b毛事啊！这是中国媒体的浮躁，跟华为有屁关系！
麒麟950是华为手机芯片又一个重要里程碑。k3v2在AP设计方面成为第一款与国际水平站住同一起跑线的芯片，而920... 显示全部 »
利益相关，华为终端员工。
现在媒体都是毫无节操的标题党，今天说a秒了b，明天说b秒了a，关a和b毛事啊！这是中国媒体的浮躁，跟华为有屁关系！
麒麟950是华为手机芯片又一个重要里程碑。k3v2在AP设计方面成为第一款与国际水平站住同一起跑线的芯片，而920则是基带加ap的soc芯片都能与高通最高水平pk的芯片，但在工艺制程和gpu方面还有短板。而950则可以说方方面面与三星高通旗舰芯片处于同一水平线，在细节的设计理念差异导致互有短长，各有千秋。
针对很多评论和答案我想说的是，华为根本就没宣传过什么爱国机。恰恰相反，华为一直努力打造的是自己的国际范。
作为国内对自主研发投入最多的一家公司，也是目前国内为数不多拥有核心科技的公司，被很多有民族国产情节的人作为国产骄傲来支持，我们华为自然非常感激。
但吊诡的是，网上做掀起一股因此黑华为的潮流，说的好像华为是靠什么民族情怀成功的一样。郑重说一点，任老板对产品商业以外的东西，特别是政治因素影响业务非常反感，华为非常厌恶与任何政治思潮有关联。即便是运营商业务，华为也从来没有打过民族牌。事实上，试图拿民族性影响中国的消费者非常愚蠢，也非常幼稚，更非常短视。华为是一家国际化视野的公司，70%以上的业务都来自海外，利用民族主义情绪对华为业务推广从来都是坏处远远大于好处。如果民族主义情怀有用，那某同城友商的中国梦手机，习大大彭麻麻手机早就成为中国第一品牌了。小米也不是靠米兔形象实现了这几年星辰大海的爆发。
曾经有主管在业务汇报中喊口号，说华为要担负起消费品行业民族品牌崛起的重任，成为第一个进入世界顶级品牌行列的中国品牌，做民族骄傲。结果被任总骂惨了，非常明确的说华为就是一家非常普通的科技公司，担不起什么民族还是国家骄傲的重任。
不过，桃李不言下自成蹊，国际最具公信力和权威的品牌评测机构Interbrand今年刚刚发布的最新报告，华为品牌位列全球第88名，是首个进入全球百强以内的中国大陆品牌。
虽然，我们不愿卷入所谓是否买产品是否应该有民族情怀，是否应该支持民族企业的讨论中。但树欲静风不止，这里还是想多说两句。你不喜欢华为的产品没有任何问题，华为手机只能满足部分消费者的需求，在麒麟950芯片出来前，他的gpu的确不够强大，如果你特别在意这方面性能（无论是你真的是一个高级游戏控，还是你就喜欢这方面纸面的性能），不选择就好。但请别无底线的黑他，950出来之前935的所谓emmc4.5，祖传gpu问题，指出其有某些方面的规格不够高的地方。但对于手机越来越复杂的芯片而言，他的规格设计跟目标定位人群关联度很高。目前的这方面的短板对于不太玩大型3d游戏，不需要系统大数据频繁交换的正常交互操作，完全没有任何影响，华为现在的目标用户还做不到把所有人都覆盖，当然950出现后情况就不同了，游戏控们又多了一个非常优秀的选择。把一个对目标用户影响几乎没有的参数问题无限放大，把其他影响最多数消费者最多使用场景的用户体验的方面忽略，从而得出这个与高通芯片相比是垃圾的恶劣结论，我不知道客观性在哪里呢？这些散步这方面言论的人真的是技术流吗？他们真懂他们所谓的emmc接口系统什么场景下才有可能使用更高速率吗？我们不需要消费者因为某个原因特别支持，但我们需要客观的，真正理性的舆论氛围，需要真正技术大牛去客观分析我们芯片与高通芯片对于手机各方面用户体验有哪些差异和不同。
正常的消费者都是欢迎和鼓励竞争的出现，不管新玩家是不是中国企业，新的玩家进入总能给消费者和产业链带来好处。
华为海思芯片横空出世，虽然我们不打民族牌，但事实上却实实在在对中国消费者和所有的中国手机行业玩家（其实也不限于中国）带来了好处。因为华为成为国产第一个实现以亿为单位的4g芯片商用可靠发货（数据卡芯片海思早就全面干掉了高通），让中国政府没有了“死了张屠夫就吃连毛猪”的担忧，放心大胆的对高通搞了反垄断，高通也乖乖就范。就这一点，就让消费者少付出几百元的银子和广大手机厂商的利润大大提升。这些，华为自然不是活雷锋，自主芯片策略更多是为了自己掌握战略制高点而实施，选择一条最难的路，最高风险高投入的路为的是自己的高回报，但也确实符合消费者的利益。而贴吧，微博，手机论坛等那些极度活跃的一群人把海思芯片一个小点的不足黑成渣，对海思芯片简直就是前世有仇，不买还不够解恨，恨不得再踏上一只脚让他永世不得翻身。但真正在各大电商平台上买了华为手机的真正消费者却对华为手机给予了极高的好评率，这才是真正消费者的反馈。（京东天猫等电商平台是不允许删评论的，但必须是真实的购机用户才能评论，这种可靠大数据是我们了解用户诉求的最佳途径，比其他水军纵横的网站评测可靠性高得多）。
除了芯片，华为手机还有很多很多出色的地方，整机节电技术，独门系统任务冻结管理（系统底层的任务管理系统，深度冻结那些让系统变慢耗电高的恶性app），通信性能，辐射指标（比苹果低一个数量级，但通信指标不下降），还有产品质量方面诸多变态的测试（跌落，可靠性，高温高湿），拍照调教水平的不断提升，以及不断追求提升的ID设计水平，外观工艺的精细度，你如果喜欢和在意这些，欢迎去线下门店看一看，玩一玩，体验永远比单纯看参数真实的多，欢迎根据自己需求选用华为手机。
另外，关于华为，现在还到处流传一个很搞笑的词，华为海军。
这里首先说一点，水军这玩意是中国手机营销界的毒瘤，并且已经成为任何在这个行业都无法避免的行规。华为作为一家在这样恶劣环境中生存的厂家，我们不可能独善其身，也会向业界“先进经验”学习搞一些粉丝运营的活动。
现在水军这个行当是越来越没底线了，很大程度在绑架各个厂家。所谓顺我者昌，不用我者狂黑。而华为这个公司其实很不擅长跟媒体公关公司打交道，有时候也不会对他们轻易就范。所以华为在网上被黑的频率极高，歪曲妖魔化最多的就是老余的一些言论。
现在媒体都是毫无节操的标题党，今天说a秒了b，明天说b秒了a，关a和b毛事啊！这是中国媒体的浮躁，跟华为有屁关系！
麒麟950是华为手机芯片又一个重要里程碑。k3v2在AP设计方面成为第一款与国际水平站住同一起跑线的芯片，而920则是基带加ap的soc芯片都能与高通最高水平pk的芯片，但在工艺制程和gpu方面还有短板。而950则可以说方方面面与三星高通旗舰芯片处于同一水平线，在细节的设计理念差异导致互有短长，各有千秋。
针对很多评论和答案我想说的是，华为根本就没宣传过什么爱国机。恰恰相反，华为一直努力打造的是自己的国际范。
作为国内对自主研发投入最多的一家公司，也是目前国内为数不多拥有核心科技的公司，被很多有民族国产情节的人作为国产骄傲来支持，我们华为自然非常感激。
但吊诡的是，网上做掀起一股因此黑华为的潮流，说的好像华为是靠什么民族情怀成功的一样。郑重说一点，任老板对产品商业以外的东西，特别是政治因素影响业务非常反感，华为非常厌恶与任何政治思潮有关联。即便是运营商业务，华为也从来没有打过民族牌。事实上，试图拿民族性影响中国的消费者非常愚蠢，也非常幼稚，更非常短视。华为是一家国际化视野的公司，70%以上的业务都来自海外，利用民族主义情绪对华为业务推广从来都是坏处远远大于好处。如果民族主义情怀有用，那某同城友商的中国梦手机，习大大彭麻麻手机早就成为中国第一品牌了。小米也不是靠米兔形象实现了这几年星辰大海的爆发。
曾经有主管在业务汇报中喊口号，说华为要担负起消费品行业民族品牌崛起的重任，成为第一个进入世界顶级品牌行列的中国品牌，做民族骄傲。结果被任总骂惨了，非常明确的说华为就是一家非常普通的科技公司，担不起什么民族还是国家骄傲的重任。
不过，桃李不言下自成蹊，国际最具公信力和权威的品牌评测机构Interbrand今年刚刚发布的最新报告，华为品牌位列全球第88名，是首个进入全球百强以内的中国大陆品牌。
虽然，我们不愿卷入所谓是否买产品是否应该有民族情怀，是否应该支持民族企业的讨论中。但树欲静风不止，这里还是想多说两句。你不喜欢华为的产品没有任何问题，华为手机只能满足部分消费者的需求，在麒麟950芯片出来前，他的gpu的确不够强大，如果你特别在意这方面性能（无论是你真的是一个高级游戏控，还是你就喜欢这方面纸面的性能），不选择就好。但请别无底线的黑他，950出来之前935的所谓emmc4.5，祖传gpu问题，指出其有某些方面的规格不够高的地方。但对于手机越来越复杂的芯片而言，他的规格设计跟目标定位人群关联度很高。目前的这方面的短板对于不太玩大型3d游戏，不需要系统大数据频繁交换的正常交互操作，完全没有任何影响，华为现在的目标用户还做不到把所有人都覆盖，当然950出现后情况就不同了，游戏控们又多了一个非常优秀的选择。把一个对目标用户影响几乎没有的参数问题无限放大，把其他影响最多数消费者最多使用场景的用户体验的方面忽略，从而得出这个与高通芯片相比是垃圾的恶劣结论，我不知道客观性在哪里呢？这些散步这方面言论的人真的是技术流吗？他们真懂他们所谓的emmc接口系统什么场景下才有可能使用更高速率吗？我们不需要消费者因为某个原因特别支持，但我们需要客观的，真正理性的舆论氛围，需要真正技术大牛去客观分析我们芯片与高通芯片对于手机各方面用户体验有哪些差异和不同。
正常的消费者都是欢迎和鼓励竞争的出现，不管新玩家是不是中国企业，新的玩家进入总能给消费者和产业链带来好处。
华为海思芯片横空出世，虽然我们不打民族牌，但事实上却实实在在对中国消费者和所有的中国手机行业玩家（其实也不限于中国）带来了好处。因为华为成为国产第一个实现以亿为单位的4g芯片商用可靠发货（数据卡芯片海思早就全面干掉了高通），让中国政府没有了“死了张屠夫就吃连毛猪”的担忧，放心大胆的对高通搞了反垄断，高通也乖乖就范。就这一点，就让消费者少付出几百元的银子和广大手机厂商的利润大大提升。这些，华为自然不是活雷锋，自主芯片策略更多是为了自己掌握战略制高点而实施，选择一条最难的路，最高风险高投入的路为的是自己的高回报，但也确实符合消费者的利益。而贴吧，微博，手机论坛等那些极度活跃的一群人把海思芯片一个小点的不足黑成渣，对海思芯片简直就是前世有仇，不买还不够解恨，恨不得再踏上一只脚让他永世不得翻身。但真正在各大电商平台上买了华为手机的真正消费者却对华为手机给予了极高的好评率，这才是真正消费者的反馈。（京东天猫等电商平台是不允许删评论的，但必须是真实的购机用户才能评论，这种可靠大数据是我们了解用户诉求的最佳途径，比其他水军纵横的网站评测可靠性高得多）。
除了芯片，华为手机还有很多很多出色的地方，整机节电技术，独门系统任务冻结管理（系统底层的任务管理系统，深度冻结那些让系统变慢耗电高的恶性app），通信性能，辐射指标（比苹果低一个数量级，但通信指标不下降），还有产品质量方面诸多变态的测试（跌落，可靠性，高温高湿），拍照调教水平的不断提升，以及不断追求提升的ID设计水平，外观工艺的精细度，你如果喜欢和在意这些，欢迎去线下门店看一看，玩一玩，体验永远比单纯看参数真实的多，欢迎根据自己需求选用华为手机。
另外，关于华为，现在还到处流传一个很搞笑的词，华为海军。
这里首先说一点，水军这玩意是中国手机营销界的毒瘤，并且已经成为任何在这个行业都无法避免的行规。华为作为一家在这样恶劣环境中生存的厂家，我们不可能独善其身，也会向业界“先进经验”学习搞一些粉丝运营的活动。
现在水军这个行当是越来越没底线了，很大程度在绑架各个厂家。所谓顺我者昌，不用我者狂黑。而华为这个公司其实很不擅长跟媒体公关公司打交道，有时候也不会对他们轻易就范。所以华为在网上被黑的频率极高，歪曲妖魔化最多的就是老余的一些言论。
如需转载请私信联系。
--------------------------------------------------------------------
我去！居然有这个问题！必须我来答！！！！
因为机缘巧合，我和新闻中这个少年的创业公司一起工作了两周... 显示全部 »
--------------------------------------------------------------------
我去！居然有这个问题！必须我来答！！！！
因为机缘巧合，我和新闻中这个少年的创业公司一起工作了两周... 显示全部 »
如需转载请私信联系。
--------------------------------------------------------------------
我去！居然有这个问题！必须我来答！！！！
因为机缘巧合，我和新闻中这个少年的创业公司一起工作了两周，对他们的思路也算有一定了解。
事情是这样的，这个少年在某学术会议上发言，由于思路和我导师比较相近，就被引荐给了我导师。由于我导师对memory方面很在行，而他们的长处在于微处理器架构，于是就导师把他们邀请到我们课题组工作了两周，双方取长补短。新闻中的这个Thomas和他的CTO Paul两个人过来的。他们昨天的飞机刚飞回加州，这两周有不少有意思的事儿，暂且不表。先认真答题。
首先他们的Target是High Performance Computing（高性能计算，以下简称HPC，主要应用于超算），而不是我们日常用的General Purpose Computing（通用计算）。而HPC这个领域做芯片的一大优势，就是很少用考虑向前的兼容性（对比于x86），而且可以针对大多数HPC应用的特点对架构进行特别的优化。夸张点说，就是根据软件的行为设计硬件，砍掉一切不需要的部件，从而达到效率最大化。另外他们所说的指标，应该是 从系统层面来比较的，而非单个芯片进行比较 。
下面根据他们公开过的资料说一下他们一些独特的思路。
[list] 采用VLIW （Very Long Instruction Word）架构 。简单来说就是几条并行的流水线，可以同时执行多条指令。由于超算应用中有大量的并行运算（矩阵向量运算等），因此非常适合并行化，采用VLIW流水线利用率比较高。相比于multi-issue，out of order的通用芯片，硬件逻辑可以更简单。很多DSP芯片都是采用VLIW架构，可以达到很高的（浮点）性能功耗比，已经完爆现在的Intel产品了，但要让他们跑Windows什么的一样抓瞎。。所以题主在这里用Intel的芯片和VLIW架构比较是不太恰当的，毕竟设计目的不一样，就好像比较超跑和拖拉机哪个更好一样。。耕地当然用拖拉机了～～ 完全摆脱虚拟内存！ 这个听起来好像疯了，但其实在超算领域反而make sense，因为超算一般一次只跑一个程序，或者很少的程序，很少需要context switching。因此一个地址空间够用了。而传统的通用芯片因为支持虚拟内存，不知要做多少无用功。去掉虚拟内存和paging，硬件上就不用TLB了，系统层面也不用再不停维护page table了。这是很大的开销，尤其是超算集群，相互访问内存是很麻烦的。 砍掉Cache，采用软件管理Scratchpad Memory 。这个听起来也是疯了。。传统的芯片都是有Cache的，cache miss和coherence是架构设计者永远的痛。而超算领域，写超算应用的人一般都是知道自己在干嘛（know what they're doing）。于是他们的芯片里会有一部分访问速度会很快的Scratchpad Memory代替cache，但只不过是由程序员手动管理而非交给硬件管理的。这样也可以砍掉相当多的硬件电路，效率也更高。 [*] 采用2D-Mesh，static routed网络 。这一点是他们的初始思路，但讨论过后发现可能会有问题，所以他们现在其实也还不是很确定以后会不会这么做。所以这点也不展开了。
如果以上几点能做到的话，比现在采用Intel CPU+Nvdia GPU的超算超算省电真心不是一点半点。当然他们的思路比较激进，不知道后面会遇到怎么样的问题，不过现在看来还是很可行的。
最后默默感叹一下，虽然这两位少年都很谦虚且平易近人，但是那种智商和能力上的碾压让我真正体会到了人和狗的差距T T
---------------------------------------
感觉大家对八卦都更感兴趣么=。= 那补充一点好了
CEO是一个19岁的娃，高中都没读完就辍学了，然而因为太耀眼还是被MIT相中去！做！科！研了！！注意，不是被MIT录取读本科读PhD，是直接去MIT做！科！研！了！在MIT工作了大概两三年以后辞职创业，现在才19岁！！！
我们第一次见他的时候并不知道他才19，只是看他满脸青春痘应该还是挺年轻的。。有一天工作之余大家开始讨论《权利的游戏》（别说我们工作不认真啊），后来说唉第一本书是哪年出的啊？谷歌了一下，《冰与火之歌》第一卷出版于96年，然后这位少年嘀咕了一句“That's older than me”。。我们其他人就。。。。
说他是天才，智商是一方面，关键是19岁就有如此强大的知识储备和洞察力。平时工作的时候，我们这些研究新生只能和他讨论一些技术层面的细节问题，但一旦他提起一个什么idea，多半还是得和我们导师或者组里的大师兄才能聊得来。。他对Computer Architecture这方面的历史了解的非常多，经常能讲出一些他出生以前就发生的事儿。。
后来有一次聊天得知他家就在硅谷当年DEC的工厂附近（现在很多人都没听说过DEC了吧），周围住的基本都是工程师，父母是做什么的我没有问不过十有八九也是做IT的。我觉得他年纪这么小就有如此强大的积累和敏锐的直觉，和他的家庭成长环境是分不开的。
CTO Paul没有CEO那么耀眼，不过也是很聪明，从小就是代码小神童的感觉。大学只上了两年就辍学加入Thomas的创业公司，但在此之前他就已经是Linux Kernel Contributor了。。CEO对他的评价就是"he learned Linux before he was born"。我们工作的这两周他说话比较少，就是埋头写代码，专注程度让我羡慕。但我们一旦有点能请教他的技术问题，打断他一下分分钟就给我们解决。。
两个娃人都很nice，完全没有恃才傲物的感觉。能跟他们合作也是很开心～
-----------------
关于一些热点问题以及其他答案的解答：
1. 他们官方网站中对性能指标的宣传，我在评论中也说了，当然是给投资人和媒体看的。但作为一个初创公司，你不把目标定的远大一点，市场前景描述的广阔的一点，谁给你投资啊=。=
2. 虽说是为了拉投资，但这两位创始人绝对是在非常认真地做事儿，不是像某些人想的那样拉来钱玩一玩（这么说的人我也只能恶意揣测一下你们的境界也就如此了）。在我们实验室工作期间他们两位一般都是最后离开的，而且每天工作餐都是在楼上自动贩卖机买一点零食回来边工作边吃了，周末还开车8个小时去见投资人而不是买飞机票去。
3. 最后不管他们最后成功也好失败也罢，我都很佩服不到19岁就敢到巨头垄断的行业去分一杯羹的少年。
--------------------------------------------------------------------
我去！居然有这个问题！必须我来答！！！！
因为机缘巧合，我和新闻中这个少年的创业公司一起工作了两周，对他们的思路也算有一定了解。
事情是这样的，这个少年在某学术会议上发言，由于思路和我导师比较相近，就被引荐给了我导师。由于我导师对memory方面很在行，而他们的长处在于微处理器架构，于是就导师把他们邀请到我们课题组工作了两周，双方取长补短。新闻中的这个Thomas和他的CTO Paul两个人过来的。他们昨天的飞机刚飞回加州，这两周有不少有意思的事儿，暂且不表。先认真答题。
首先他们的Target是High Performance Computing（高性能计算，以下简称HPC，主要应用于超算），而不是我们日常用的General Purpose Computing（通用计算）。而HPC这个领域做芯片的一大优势，就是很少用考虑向前的兼容性（对比于x86），而且可以针对大多数HPC应用的特点对架构进行特别的优化。夸张点说，就是根据软件的行为设计硬件，砍掉一切不需要的部件，从而达到效率最大化。另外他们所说的指标，应该是 从系统层面来比较的，而非单个芯片进行比较 。
下面根据他们公开过的资料说一下他们一些独特的思路。
[list] 采用VLIW （Very Long Instruction Word）架构 。简单来说就是几条并行的流水线，可以同时执行多条指令。由于超算应用中有大量的并行运算（矩阵向量运算等），因此非常适合并行化，采用VLIW流水线利用率比较高。相比于multi-issue，out of order的通用芯片，硬件逻辑可以更简单。很多DSP芯片都是采用VLIW架构，可以达到很高的（浮点）性能功耗比，已经完爆现在的Intel产品了，但要让他们跑Windows什么的一样抓瞎。。所以题主在这里用Intel的芯片和VLIW架构比较是不太恰当的，毕竟设计目的不一样，就好像比较超跑和拖拉机哪个更好一样。。耕地当然用拖拉机了～～ 完全摆脱虚拟内存！ 这个听起来好像疯了，但其实在超算领域反而make sense，因为超算一般一次只跑一个程序，或者很少的程序，很少需要context switching。因此一个地址空间够用了。而传统的通用芯片因为支持虚拟内存，不知要做多少无用功。去掉虚拟内存和paging，硬件上就不用TLB了，系统层面也不用再不停维护page table了。这是很大的开销，尤其是超算集群，相互访问内存是很麻烦的。 砍掉Cache，采用软件管理Scratchpad Memory 。这个听起来也是疯了。。传统的芯片都是有Cache的，cache miss和coherence是架构设计者永远的痛。而超算领域，写超算应用的人一般都是知道自己在干嘛（know what they're doing）。于是他们的芯片里会有一部分访问速度会很快的Scratchpad Memory代替cache，但只不过是由程序员手动管理而非交给硬件管理的。这样也可以砍掉相当多的硬件电路，效率也更高。 [*] 采用2D-Mesh，static routed网络 。这一点是他们的初始思路，但讨论过后发现可能会有问题，所以他们现在其实也还不是很确定以后会不会这么做。所以这点也不展开了。
如果以上几点能做到的话，比现在采用Intel CPU+Nvdia GPU的超算超算省电真心不是一点半点。当然他们的思路比较激进，不知道后面会遇到怎么样的问题，不过现在看来还是很可行的。
最后默默感叹一下，虽然这两位少年都很谦虚且平易近人，但是那种智商和能力上的碾压让我真正体会到了人和狗的差距T T
---------------------------------------
感觉大家对八卦都更感兴趣么=。= 那补充一点好了
CEO是一个19岁的娃，高中都没读完就辍学了，然而因为太耀眼还是被MIT相中去！做！科！研了！！注意，不是被MIT录取读本科读PhD，是直接去MIT做！科！研！了！在MIT工作了大概两三年以后辞职创业，现在才19岁！！！
我们第一次见他的时候并不知道他才19，只是看他满脸青春痘应该还是挺年轻的。。有一天工作之余大家开始讨论《权利的游戏》（别说我们工作不认真啊），后来说唉第一本书是哪年出的啊？谷歌了一下，《冰与火之歌》第一卷出版于96年，然后这位少年嘀咕了一句“That's older than me”。。我们其他人就。。。。
说他是天才，智商是一方面，关键是19岁就有如此强大的知识储备和洞察力。平时工作的时候，我们这些研究新生只能和他讨论一些技术层面的细节问题，但一旦他提起一个什么idea，多半还是得和我们导师或者组里的大师兄才能聊得来。。他对Computer Architecture这方面的历史了解的非常多，经常能讲出一些他出生以前就发生的事儿。。
后来有一次聊天得知他家就在硅谷当年DEC的工厂附近（现在很多人都没听说过DEC了吧），周围住的基本都是工程师，父母是做什么的我没有问不过十有八九也是做IT的。我觉得他年纪这么小就有如此强大的积累和敏锐的直觉，和他的家庭成长环境是分不开的。
CTO Paul没有CEO那么耀眼，不过也是很聪明，从小就是代码小神童的感觉。大学只上了两年就辍学加入Thomas的创业公司，但在此之前他就已经是Linux Kernel Contributor了。。CEO对他的评价就是"he learned Linux before he was born"。我们工作的这两周他说话比较少，就是埋头写代码，专注程度让我羡慕。但我们一旦有点能请教他的技术问题，打断他一下分分钟就给我们解决。。
两个娃人都很nice，完全没有恃才傲物的感觉。能跟他们合作也是很开心～
-----------------
关于一些热点问题以及其他答案的解答：
1. 他们官方网站中对性能指标的宣传，我在评论中也说了，当然是给投资人和媒体看的。但作为一个初创公司，你不把目标定的远大一点，市场前景描述的广阔的一点，谁给你投资啊=。=
2. 虽说是为了拉投资，但这两位创始人绝对是在非常认真地做事儿，不是像某些人想的那样拉来钱玩一玩（这么说的人我也只能恶意揣测一下你们的境界也就如此了）。在我们实验室工作期间他们两位一般都是最后离开的，而且每天工作餐都是在楼上自动贩卖机买一点零食回来边工作边吃了，周末还开车8个小时去见投资人而不是买飞机票去。
3. 最后不管他们最后成功也好失败也罢，我都很佩服不到19岁就敢到巨头垄断的行业去分一杯羹的少年。
额 .. 既然被邀请了我就说一下吧: (话说为啥破布大神不在了...)
那个… 有不少示意图， 流量党酌情进
感谢各位的指正！
-------
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(... 显示全部 »
那个… 有不少示意图， 流量党酌情进
感谢各位的指正！
-------
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(... 显示全部 »
额 .. 既然被邀请了我就说一下吧: (话说为啥破布大神不在了...)
那个… 有不少示意图， 流量党酌情进
感谢各位的指正！
-------
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(此处担心有版权问题… 毕竟我也是拿别人钱干活的苦逼phd… 就不放全电路图了… 大家看看就好， 望理解！ ）
http://image2.qiniudn.com/26682-ab7dc390fadeb979966bb8ea752b94bf
https://pic1.zhimg.com/4dcfbeb14ecd202489628012d1bb1d20_b.png
再放大...
http://image2.qiniudn.com/26682-7eb52d8dd99bd2c478592b7c876814d8
https://pic3.zhimg.com/424ea69446a9555ec51e69447632ba3e_b.png
cool! 我们终于看到一个门电路啦! 这是一个NAND Gate(与非门), 大概是这样:
http://image2.qiniudn.com/26682-f5d18ac2841137bb35085dd86944abca
https://pic3.zhimg.com/4931705226237ee665854602a031e36e_b.png
A, B 是输入, Y是输出.
其中蓝色的是金属1层, 绿色是金属2层, 紫色是金属3层, 粉色是金属4层...
那晶体管(更正, 题主的"晶体管" 自199X年以后已经主要是 MOSFET, 即场效应管了 ) 呢?
仔细看图, 看到里面那些白色的点吗? 那是衬底, 还有一些绿色的边框? 那些是Active Layer (也即掺杂层.)
-------------------------分割线, 此线以下可随意转载, 以上不行---------------------------------
------------------------- 分割线, 此线 以下可随意转载, 以上不行---------------------------------
------------------------- 分割线, 此线 以下可随意转载, 以上不行---------------------------------
然后Foundry是怎么做的呢? 大体上分为以下几步:
首先搞到一块圆圆的硅晶圆, (就是一大块晶体硅, 打磨的很光滑, 一般是圆的)
[b][i]此处重新排版, 图片按照 生产步骤 排列. 但是步骤总结单独写出.
1. 湿洗 (用各种试剂保持硅晶圆表面没有杂质)
2. 光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会容易被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意, 此时还没有加入杂质, 依然是一个硅晶圆. )
3. 离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)
4.1干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不需要刻出来的结构, 这一步进行蚀刻).
4.2湿蚀刻 (进一步洗掉, 但是用的是试剂, 所以叫湿蚀刻).
--- 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次, 很可能需要反反复复的做, 以达到要求. ---
5 等离子冲洗 (用较弱的等离子束轰击整个芯片)
6 热处理 , 其中又分为:
6.1 快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上, 然后慢慢地冷却下来, 为了使得注入的离子能更好的被启动以及热氧化)
6.2 退火
6.3 热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )
7 化学气相淀积(CVD) , 进一步精细处理表面的各种物质
8 物理 气相淀积 (PVD) , 类似, 而且可以给敏感部件加coating
9 分子束外延 (MBE) 如果需要长单晶的话就需要这个..
10 电镀处理
11 化学/机械 表面处理
然后芯片就差不多了, 接下来还要:
12 晶圆测试
13 晶圆打磨
就可以出厂封装了.
我们来一步步看:
http://image2.qiniudn.com/26682-cb0fc21a29bc9e85f36ba6bfa40a945a
https://pic2.zhimg.com/a13152a22d9d087b11ee6b83a4174009_b.jpg
1上面是氧化层, 下面是衬底(硅) -- 湿洗
http://image2.qiniudn.com/26682-bc3157a16e038efca2dc7e99837809af
https://pic1.zhimg.com/76b16930656f2431d049bc735f1da5b8_b.jpg
2 一般来说, 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入
http://image2.qiniudn.com/26682-b2e98910ec654283f9775fe8c45178c9
https://pic1.zhimg.com/fa4458e106aded30da9c360a201d1ae4_b.jpg
3先加入Photo-resist, 保护住不想被蚀刻的地方 -- 光刻
http://image2.qiniudn.com/26682-09e676b15263b914a60fb33c1d5d61dd
https://pic1.zhimg.com/e835fefd8aa44f18dc99c7b6abc1b11c_b.jpg
4.上 掩膜 ! (就是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻
http://image2.qiniudn.com/26682-bb43dcd1866ac2da915dc9e40d5fc940
https://pic4.zhimg.com/1464b7fd1d5f9e7cb83a451c2d4404c7_b.jpg
5 紫外线照上去... 下面被照得那一块就被反应了 -- 光刻
http://image2.qiniudn.com/26682-98d82610d8de06891b3932cfa2d19efe
https://pic2.zhimg.com/cb48548fa8182e4dc9981cefcff3a345_b.jpg
6.撤去掩膜. -- 光刻
http://image2.qiniudn.com/26682-ab70212298075ff6e384848f75986c9a
https://pic1.zhimg.com/e93536465a2974b7658695f9ad0dfd34_b.jpg
7 把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻
http://image2.qiniudn.com/26682-710551e934627d0eeef85b48fd5dd118
https://pic4.zhimg.com/7d22e57e49deb3b2d45c9c5a41437d2f_b.jpg
8 把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次). -- 光刻
http://image2.qiniudn.com/26682-4cbc4289127d80475b433602890c09d1
https://pic4.zhimg.com/739a4d1d49fae24227c24324aef10993_b.jpg
9 然后光刻完毕后, 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质
就做成了一个N-well (N-井) -- 离子注入
http://image2.qiniudn.com/26682-a754efe79b9d4e8a40bc0ebd5d555931
https://pic2.zhimg.com/3069170b07dd78d5ea4732bfb8cbfa49_b.jpg
10 用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻
http://image2.qiniudn.com/26682-bb5fd4f315619bfc2d73554e43339e99
https://pic3.zhimg.com/17afc98ebbadbc1e567a9dbe74331432_b.jpg
11 上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理
http://image2.qiniudn.com/26682-9f9eeb7d00fe73c23e23e431c749d321
https://pic3.zhimg.com/fe1e1b6e0e8f7e8be5b64a513dbb85a6_b.jpg
12 用分子束外延处理长出的一层多晶硅， 该层可导电 -- 分子束外延
http://image2.qiniudn.com/26682-7775530f3a1eea3707f2d0db07b09d33
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻 https://pic1.zhimg.com/26d9ce7d8bbb7617e388ef0555fca720_b.jpg
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻
http://image2.qiniudn.com/26682-9d798c836bcda0473b0b5c35cdfd81ac
https://pic3.zhimg.com/aa44677e1cfc5d3d001dcced3978336e_b.jpg
14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时注意MOSFET已经基本成型. -- 离子注入
http://image2.qiniudn.com/26682-22db8db7104374c9017075fa1424cc5a
https://pic3.zhimg.com/ba641cc32f1ba77c32328a383a70df9a_b.jpg
15 用 气相积淀 形成 的氮化物层 -- 化学气相积淀
http://image2.qiniudn.com/26682-901f19db6c9fc19f37f9ba1e9316c4a7
https://pic1.zhimg.com/1fcc857b3ee12e4986dd7706589be208_b.jpg
16 将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻
http://image2.qiniudn.com/26682-2ebe29e327b65815e0e998eec55561e6
https://pic4.zhimg.com/f8585ee3fabad534eeef5861b57c8f7b_b.jpg
17 物理气相积淀长出 金属层 -- 物理气相积淀
http://image2.qiniudn.com/26682-93d6852f71fdd5b22bcaad7313cfa5f9
https://pic4.zhimg.com/bcf673f0f4a0dfbe49f751fd67ddaa3f_b.jpg
18 将多余金属层蚀刻. 光刻 + 湿蚀刻
重复 17-18 长出每个金属层
哦对了... 最开始那个芯片, 大小大约是1.5mm x 0.8mm
-----------------------
啊~~ 找到一本关于光刻的书, 更新一下, 之前的回答有谬误.. 见谅见谅! :
书名: > By BOSE
细说一下光刻. 题主问了: 小于头发丝直径的操作会很困难, 所以光刻(比如说100nm)是怎么做的呢?
比如说我们要做一个100nm的门电路(90nm technology), 那么实际上是这样的:
http://image2.qiniudn.com/26682-3871dd5462eb823356013a37fd0bd54d
https://pic4.zhimg.com/7b86b7f22499ac528c1a5072e3315553_b.jpg
这层掩膜是第一层, 大概是10倍左右的Die Size
有两种方法制作: Emulsion Mask 和 Metal Mask
Emulsion Mask:
http://image2.qiniudn.com/26682-35063fdd962328abf0401bfeb41499f4
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... ) https://pic3.zhimg.com/3404435e2b3b3667d41d10a8ff72ec12_b.jpg
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... )
制作方法: 首先: 需要在Rubylith (不会翻译...) 上面刻出一个比想要的掩膜大个20倍的形状 (大概是真正制作尺寸的200倍), 这个形状就可以用激光什么的刻出来, 只需要微米级别的刻度.
http://image2.qiniudn.com/26682-4f31ad53b5495cb041daeab4c2e8d464
https://pic3.zhimg.com/87e87bb8ff9b0fc1d0b580e1b7098916_b.jpg
然后:
http://image2.qiniudn.com/26682-0f48daa027254812371288fcf3803241
给!它!照!相! , 相片就是Emulsion Mask! https://pic4.zhimg.com/98ddffb1a0e0f664013922edf1f776d7_b.jpg
给!它!照!相! , 相片就是Emulsion Mask!
如果要拍的"照片"太大, 也有分区域照的方法.
Metal Mask:
http://image2.qiniudn.com/26682-e9c02e6102efccb12fc56f5fe009e6b5
https://pic3.zhimg.com/7ab2fde2040d533c3b0bc260f3b5b8ca_b.jpg
制作过程:
1. 先做一个Emulsion Mask, 然后用Emulsion Mask以及我之前提到的17-18步做Metal Mask! 瞬间有种Recursion的感觉有木有!!!
2. Electron beam:
大概长这样
http://image2.qiniudn.com/26682-461fa9b6d3fcd3f9cff44a4f6194ee69
https://pic3.zhimg.com/ffdd8b686a528ea50688087482bb69d2_b.jpg
制作的时候移动的是底下那层. 电子束不移动.
就像打印机一样把底下打一遍.
好处是精度特别高, 目前大多数高精度的(
那个… 有不少示意图， 流量党酌情进
感谢各位的指正！
-------
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(此处担心有版权问题… 毕竟我也是拿别人钱干活的苦逼phd… 就不放全电路图了… 大家看看就好， 望理解！ ）
http://image2.qiniudn.com/26682-ab7dc390fadeb979966bb8ea752b94bf
https://pic1.zhimg.com/4dcfbeb14ecd202489628012d1bb1d20_b.png
再放大...
http://image2.qiniudn.com/26682-7eb52d8dd99bd2c478592b7c876814d8
https://pic3.zhimg.com/424ea69446a9555ec51e69447632ba3e_b.png
cool! 我们终于看到一个门电路啦! 这是一个NAND Gate(与非门), 大概是这样:
http://image2.qiniudn.com/26682-f5d18ac2841137bb35085dd86944abca
https://pic3.zhimg.com/4931705226237ee665854602a031e36e_b.png
A, B 是输入, Y是输出.
其中蓝色的是金属1层, 绿色是金属2层, 紫色是金属3层, 粉色是金属4层...
那晶体管(更正, 题主的"晶体管" 自199X年以后已经主要是 MOSFET, 即场效应管了 ) 呢?
仔细看图, 看到里面那些白色的点吗? 那是衬底, 还有一些绿色的边框? 那些是Active Layer (也即掺杂层.)
-------------------------分割线, 此线以下可随意转载, 以上不行---------------------------------
------------------------- 分割线, 此线 以下可随意转载, 以上不行---------------------------------
------------------------- 分割线, 此线 以下可随意转载, 以上不行---------------------------------
然后Foundry是怎么做的呢? 大体上分为以下几步:
首先搞到一块圆圆的硅晶圆, (就是一大块晶体硅, 打磨的很光滑, 一般是圆的)
[b][i]此处重新排版, 图片按照 生产步骤 排列. 但是步骤总结单独写出.
1. 湿洗 (用各种试剂保持硅晶圆表面没有杂质)
2. 光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会容易被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意, 此时还没有加入杂质, 依然是一个硅晶圆. )
3. 离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)
4.1干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不需要刻出来的结构, 这一步进行蚀刻).
4.2湿蚀刻 (进一步洗掉, 但是用的是试剂, 所以叫湿蚀刻).
--- 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次, 很可能需要反反复复的做, 以达到要求. ---
5 等离子冲洗 (用较弱的等离子束轰击整个芯片)
6 热处理 , 其中又分为:
6.1 快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上, 然后慢慢地冷却下来, 为了使得注入的离子能更好的被启动以及热氧化)
6.2 退火
6.3 热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )
7 化学气相淀积(CVD) , 进一步精细处理表面的各种物质
8 物理 气相淀积 (PVD) , 类似, 而且可以给敏感部件加coating
9 分子束外延 (MBE) 如果需要长单晶的话就需要这个..
10 电镀处理
11 化学/机械 表面处理
然后芯片就差不多了, 接下来还要:
12 晶圆测试
13 晶圆打磨
就可以出厂封装了.
我们来一步步看:
http://image2.qiniudn.com/26682-cb0fc21a29bc9e85f36ba6bfa40a945a
https://pic2.zhimg.com/a13152a22d9d087b11ee6b83a4174009_b.jpg
1上面是氧化层, 下面是衬底(硅) -- 湿洗
http://image2.qiniudn.com/26682-bc3157a16e038efca2dc7e99837809af
https://pic1.zhimg.com/76b16930656f2431d049bc735f1da5b8_b.jpg
2 一般来说, 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入
http://image2.qiniudn.com/26682-b2e98910ec654283f9775fe8c45178c9
https://pic1.zhimg.com/fa4458e106aded30da9c360a201d1ae4_b.jpg
3先加入Photo-resist, 保护住不想被蚀刻的地方 -- 光刻
http://image2.qiniudn.com/26682-09e676b15263b914a60fb33c1d5d61dd
https://pic1.zhimg.com/e835fefd8aa44f18dc99c7b6abc1b11c_b.jpg
4.上 掩膜 ! (就是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻
http://image2.qiniudn.com/26682-bb43dcd1866ac2da915dc9e40d5fc940
https://pic4.zhimg.com/1464b7fd1d5f9e7cb83a451c2d4404c7_b.jpg
5 紫外线照上去... 下面被照得那一块就被反应了 -- 光刻
http://image2.qiniudn.com/26682-98d82610d8de06891b3932cfa2d19efe
https://pic2.zhimg.com/cb48548fa8182e4dc9981cefcff3a345_b.jpg
6.撤去掩膜. -- 光刻
http://image2.qiniudn.com/26682-ab70212298075ff6e384848f75986c9a
https://pic1.zhimg.com/e93536465a2974b7658695f9ad0dfd34_b.jpg
7 把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻
http://image2.qiniudn.com/26682-710551e934627d0eeef85b48fd5dd118
https://pic4.zhimg.com/7d22e57e49deb3b2d45c9c5a41437d2f_b.jpg
8 把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次). -- 光刻
http://image2.qiniudn.com/26682-4cbc4289127d80475b433602890c09d1
https://pic4.zhimg.com/739a4d1d49fae24227c24324aef10993_b.jpg
9 然后光刻完毕后, 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质
就做成了一个N-well (N-井) -- 离子注入
http://image2.qiniudn.com/26682-a754efe79b9d4e8a40bc0ebd5d555931
https://pic2.zhimg.com/3069170b07dd78d5ea4732bfb8cbfa49_b.jpg
10 用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻
http://image2.qiniudn.com/26682-bb5fd4f315619bfc2d73554e43339e99
https://pic3.zhimg.com/17afc98ebbadbc1e567a9dbe74331432_b.jpg
11 上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理
http://image2.qiniudn.com/26682-9f9eeb7d00fe73c23e23e431c749d321
https://pic3.zhimg.com/fe1e1b6e0e8f7e8be5b64a513dbb85a6_b.jpg
12 用分子束外延处理长出的一层多晶硅， 该层可导电 -- 分子束外延
http://image2.qiniudn.com/26682-7775530f3a1eea3707f2d0db07b09d33
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻 https://pic1.zhimg.com/26d9ce7d8bbb7617e388ef0555fca720_b.jpg
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻
http://image2.qiniudn.com/26682-9d798c836bcda0473b0b5c35cdfd81ac
https://pic3.zhimg.com/aa44677e1cfc5d3d001dcced3978336e_b.jpg
14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时注意MOSFET已经基本成型. -- 离子注入
http://image2.qiniudn.com/26682-22db8db7104374c9017075fa1424cc5a
https://pic3.zhimg.com/ba641cc32f1ba77c32328a383a70df9a_b.jpg
15 用 气相积淀 形成 的氮化物层 -- 化学气相积淀
http://image2.qiniudn.com/26682-901f19db6c9fc19f37f9ba1e9316c4a7
https://pic1.zhimg.com/1fcc857b3ee12e4986dd7706589be208_b.jpg
16 将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻
http://image2.qiniudn.com/26682-2ebe29e327b65815e0e998eec55561e6
https://pic4.zhimg.com/f8585ee3fabad534eeef5861b57c8f7b_b.jpg
17 物理气相积淀长出 金属层 -- 物理气相积淀
http://image2.qiniudn.com/26682-93d6852f71fdd5b22bcaad7313cfa5f9
https://pic4.zhimg.com/bcf673f0f4a0dfbe49f751fd67ddaa3f_b.jpg
18 将多余金属层蚀刻. 光刻 + 湿蚀刻
重复 17-18 长出每个金属层
哦对了... 最开始那个芯片, 大小大约是1.5mm x 0.8mm
-----------------------
啊~~ 找到一本关于光刻的书, 更新一下, 之前的回答有谬误.. 见谅见谅! :
书名: > By BOSE
细说一下光刻. 题主问了: 小于头发丝直径的操作会很困难, 所以光刻(比如说100nm)是怎么做的呢?
比如说我们要做一个100nm的门电路(90nm technology), 那么实际上是这样的:
http://image2.qiniudn.com/26682-3871dd5462eb823356013a37fd0bd54d
https://pic4.zhimg.com/7b86b7f22499ac528c1a5072e3315553_b.jpg
这层掩膜是第一层, 大概是10倍左右的Die Size
有两种方法制作: Emulsion Mask 和 Metal Mask
Emulsion Mask:
http://image2.qiniudn.com/26682-35063fdd962328abf0401bfeb41499f4
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... ) https://pic3.zhimg.com/3404435e2b3b3667d41d10a8ff72ec12_b.jpg
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... )
制作方法: 首先: 需要在Rubylith (不会翻译...) 上面刻出一个比想要的掩膜大个20倍的形状 (大概是真正制作尺寸的200倍), 这个形状就可以用激光什么的刻出来, 只需要微米级别的刻度.
http://image2.qiniudn.com/26682-4f31ad53b5495cb041daeab4c2e8d464
https://pic3.zhimg.com/87e87bb8ff9b0fc1d0b580e1b7098916_b.jpg
然后:
http://image2.qiniudn.com/26682-0f48daa027254812371288fcf3803241
给!它!照!相! , 相片就是Emulsion Mask! https://pic4.zhimg.com/98ddffb1a0e0f664013922edf1f776d7_b.jpg
给!它!照!相! , 相片就是Emulsion Mask!
如果要拍的"照片"太大, 也有分区域照的方法.
Metal Mask:
http://image2.qiniudn.com/26682-e9c02e6102efccb12fc56f5fe009e6b5
https://pic3.zhimg.com/7ab2fde2040d533c3b0bc260f3b5b8ca_b.jpg
制作过程:
1. 先做一个Emulsion Mask, 然后用Emulsion Mask以及我之前提到的17-18步做Metal Mask! 瞬间有种Recursion的感觉有木有!!!
2. Electron beam:
大概长这样
http://image2.qiniudn.com/26682-461fa9b6d3fcd3f9cff44a4f6194ee69
https://pic3.zhimg.com/ffdd8b686a528ea50688087482bb69d2_b.jpg
制作的时候移动的是底下那层. 电子束不移动.
就像打印机一样把底下打一遍.
好处是精度特别高, 目前大多数高精度的(
cpu的几十个引脚，主要分几大类功能。
简单一说。
拿经典又古老的8086来说，
1.总线信号，输入输出数据。
2.总线控制信号，表示申请占用总线或者cpu让出总线。
3.系统控制信号，例如表示cpu向存储器读写的信号。
4.中断控制信号，例如请求或响应中断。... 显示全部 »
简单一说。
拿经典又古老的8086来说，
1.总线信号，输入输出数据。
2.总线控制信号，表示申请占用总线或者cpu让出总线。
3.系统控制信号，例如表示cpu向存储器读写的信号。
4.中断控制信号，例如请求或响应中断。... 显示全部 »
cpu的几十个引脚，主要分几大类功能。
简单一说。
拿经典又古老的8086来说，
1.总线信号，输入输出数据。
2.总线控制信号，表示申请占用总线或者cpu让出总线。
3.系统控制信号，例如表示cpu向存储器读写的信号。
4.中断控制信号，例如请求或响应中断。
5.cpu控制信号，例如选择cpu的工作模式。
6.其他信号，时钟、电源等。
简单一说。
拿经典又古老的8086来说，
1.总线信号，输入输出数据。
2.总线控制信号，表示申请占用总线或者cpu让出总线。
3.系统控制信号，例如表示cpu向存储器读写的信号。
4.中断控制信号，例如请求或响应中断。
5.cpu控制信号，例如选择cpu的工作模式。
6.其他信号，时钟、电源等。
某公司服务器部门BIOS新员工来扯一下，拿Ivy Bridge的Xeon E7来碾压一下家用的Haswell i7好了。Haswell的Xeon E7还没发布，就不把它请出来了，免得给Intel法务部增加绩效...
Xeon的Core数量要比Core(酷睿)... 显示全部 »
Xeon的Core数量要比Core(酷睿)... 显示全部 »
某公司服务器部门BIOS新员工来扯一下，拿Ivy Bridge的Xeon E7来碾压一下家用的Haswell i7好了。Haswell的Xeon E7还没发布，就不把它请出来了，免得给Intel法务部增加绩效...
Xeon的Core数量要比Core(酷睿)的Core数量多很多。Ivy Bridge E7最多可达15 Cores，Haswell更多。再开个超线程，就算只有一颗CPU，也能让任务管理器界面无比壮观...
然后Intel估计发现Core上除了拼数量以外没发有大的性能突破了，于是转而去拼Cache容量了。Ivy Bridge Xeon每Core自带2.5MB L3 Cache，形成37.5M的共享L3... 当然跟L3动不动上80MB的IBM Power比还是小巫见大巫...
当然，欲望是无止境的... 客户：I want more
于是Xeon就支持了多处理器互联(via Intel QPI 链路)，Xeon E7 88×× V2支持3个互联接口，最多支持8个处理器互联，形成立方体拓扑。于是就有了120Core，240Thread的CC NUMA系统了... #请自行脑补拓扑图#
客户：I want more
Intel：再多我就管不了了... 自己设计节点互联芯片去吧... 例如某家的32路K1（ 感谢 @Ketor D 指正，这货是安腾的，放这里不合适...），某家没发布的××路×××××
然后八内存，内存各种简单，就是没有最多只有更多...
E7上为了挂更多内存，就不在CPU上直出DDR地址线了，改而设计了一个叫SMI的链路，连到内存条上的一颗内存REG[1]拓展芯片，由内存扩展芯片出DDR地址线。于是一颗E7最多可以插48[1]跟32G的内存条，单处理器1.5TB[1]最大内存，8S系统妥妥的12TB[1]最大内存就粗来了... 满配的时候无比壮观...
然后最大的差异就是可靠性了... IBM Power太逆天了，还是看Intel好了...
Intel在Xeon里加了Machine Check Architecture (MCA)，如果BIOS和管理软件做的好的话就能做到诊断出系统里大大小小的各种错误。大到上次系统宕机的元凶到底是谁这种推理破案故事，小到内存哪个颗粒或者哪个链路哪跟线上出现了一个bit错误之类的... #其实一般小错误都不报告的，把客户吓着了就不好了#
[1]: 谢@波心荡 给出的新处理器数据。
Xeon的Core数量要比Core(酷睿)的Core数量多很多。Ivy Bridge E7最多可达15 Cores，Haswell更多。再开个超线程，就算只有一颗CPU，也能让任务管理器界面无比壮观...
然后Intel估计发现Core上除了拼数量以外没发有大的性能突破了，于是转而去拼Cache容量了。Ivy Bridge Xeon每Core自带2.5MB L3 Cache，形成37.5M的共享L3... 当然跟L3动不动上80MB的IBM Power比还是小巫见大巫...
当然，欲望是无止境的... 客户：I want more
于是Xeon就支持了多处理器互联(via Intel QPI 链路)，Xeon E7 88×× V2支持3个互联接口，最多支持8个处理器互联，形成立方体拓扑。于是就有了120Core，240Thread的CC NUMA系统了... #请自行脑补拓扑图#
客户：I want more
Intel：再多我就管不了了... 自己设计节点互联芯片去吧... 例如某家的32路K1（ 感谢 @Ketor D 指正，这货是安腾的，放这里不合适...），某家没发布的××路×××××
然后八内存，内存各种简单，就是没有最多只有更多...
E7上为了挂更多内存，就不在CPU上直出DDR地址线了，改而设计了一个叫SMI的链路，连到内存条上的一颗内存REG[1]拓展芯片，由内存扩展芯片出DDR地址线。于是一颗E7最多可以插48[1]跟32G的内存条，单处理器1.5TB[1]最大内存，8S系统妥妥的12TB[1]最大内存就粗来了... 满配的时候无比壮观...
然后最大的差异就是可靠性了... IBM Power太逆天了，还是看Intel好了...
Intel在Xeon里加了Machine Check Architecture (MCA)，如果BIOS和管理软件做的好的话就能做到诊断出系统里大大小小的各种错误。大到上次系统宕机的元凶到底是谁这种推理破案故事，小到内存哪个颗粒或者哪个链路哪跟线上出现了一个bit错误之类的... #其实一般小错误都不报告的，把客户吓着了就不好了#
[1]: 谢@波心荡 给出的新处理器数据。
@Zhe Liu的回答精炼准确, 我再贴几张图解释Process Variation是怎样影响CPU的.
通俗CPU的"体质", 实际上是指CPU能正常工作的电压/频率的区间. 这个区间可以用这样的图来表示:
http://image2... 显示全部 »
通俗CPU的"体质", 实际上是指CPU能正常工作的电压/频率的区间. 这个区间可以用这样的图来表示:
http://image2... 显示全部 »
@Zhe Liu的回答精炼准确, 我再贴几张图解释Process Variation是怎样影响CPU的.
通俗CPU的"体质", 实际上是指CPU能正常工作的电压/频率的区间. 这个区间可以用这样的图来表示:
http://image2.qiniudn.com/26682-9143cdb999a3f2f445eb608970a50e0c
https://pic4.zhimg.com/abcb6b7256e9d6bfa26b18007776670b_b.jpg
生产这个图的方法是让CPU工作在一组不同的电压/频率节点上, 然后跑一套测试, 结果正确就标绿色, 否则标红色. 那么"体质"好的CPU的图应该是这样的:
http://image2.qiniudn.com/26682-a2731f9d0d66fd0adc63346452e18579
https://pic1.zhimg.com/29542c8b7847f88eda6c462fcd000a94_b.jpg
体质好的CPU, 可以通过增加电压, 让CPU工作在更高的频率上且不会发生"错误". 由于这种"错误"仅在频率高的时候出现, 所以它的发生和CPU的工作频率是相关的. 这种错误的学名叫做Delay Fault. 意思就是时间太短了, 电信号来来不及通过所有的逻辑门.
导致这种错误的, 是两方面的原因, 一个是数字电路的设计过程中, 两个寄存器之间的元器件太多, 速度根本就快不了. 另一个是电路挺正常的, 但是代工厂的工艺不行, 生产的芯片质量不好.
对于第一种情况, 可以用下面这个电路图来解释 (请原谅粗糙的画图技术..)
http://image2.qiniudn.com/26682-13a275e0726a537803bf9e08d693a152
https://pic2.zhimg.com/201c0332baee0ce2b4c5d7297dda0929_b.jpg
每两个寄存器(图中用R表示)之间的电路都需要在1个时钟周期内完成. 但是图中红色路径的长度远大于绿色路径, 使得当时钟频率升高时, 红色路径很可能来不及走完, 于是产生了错误.
像这样的关键路径延迟过大的问题对同一型号的全部CPU都是存在的, 它本身不会带来体质差异, 但是它和第二种情况的结合会影响CPU的体质.
对于第二种情况, 可以参考下面的工艺图
http://image2.qiniudn.com/26682-b9327e1d183f5079d17e70519f83e38a
左边是28nm下使用double pattern后的工艺, 右边则没有使用double pattern. https://pic1.zhimg.com/35b776e95055551335247203ce984de0_b.jpg
左边是28nm下使用double pattern后的工艺, 右边则没有使用double pattern.
可以看到, 左边工艺中, 脊状物(应该是Poly)的process variation非常小, 而右边工艺的process variation则比较大.
如果使用右图中的工艺来生产CPU, 并且碰巧在CPU的关键路径上生成的Poly/Via/Metal质量很差, 那么这一片CPU就会对频率很敏感.
如果使用左图的工艺, 生产出来的CPU会质量差异较小, 而且质量普遍高于右图工艺.
因此工艺和设计的复合作用, 是导致CPU的体质不一的原因. 这怎么会是玄学?
通俗CPU的"体质", 实际上是指CPU能正常工作的电压/频率的区间. 这个区间可以用这样的图来表示:
http://image2.qiniudn.com/26682-9143cdb999a3f2f445eb608970a50e0c
https://pic4.zhimg.com/abcb6b7256e9d6bfa26b18007776670b_b.jpg
生产这个图的方法是让CPU工作在一组不同的电压/频率节点上, 然后跑一套测试, 结果正确就标绿色, 否则标红色. 那么"体质"好的CPU的图应该是这样的:
http://image2.qiniudn.com/26682-a2731f9d0d66fd0adc63346452e18579
https://pic1.zhimg.com/29542c8b7847f88eda6c462fcd000a94_b.jpg
体质好的CPU, 可以通过增加电压, 让CPU工作在更高的频率上且不会发生"错误". 由于这种"错误"仅在频率高的时候出现, 所以它的发生和CPU的工作频率是相关的. 这种错误的学名叫做Delay Fault. 意思就是时间太短了, 电信号来来不及通过所有的逻辑门.
导致这种错误的, 是两方面的原因, 一个是数字电路的设计过程中, 两个寄存器之间的元器件太多, 速度根本就快不了. 另一个是电路挺正常的, 但是代工厂的工艺不行, 生产的芯片质量不好.
对于第一种情况, 可以用下面这个电路图来解释 (请原谅粗糙的画图技术..)
http://image2.qiniudn.com/26682-13a275e0726a537803bf9e08d693a152
https://pic2.zhimg.com/201c0332baee0ce2b4c5d7297dda0929_b.jpg
每两个寄存器(图中用R表示)之间的电路都需要在1个时钟周期内完成. 但是图中红色路径的长度远大于绿色路径, 使得当时钟频率升高时, 红色路径很可能来不及走完, 于是产生了错误.
像这样的关键路径延迟过大的问题对同一型号的全部CPU都是存在的, 它本身不会带来体质差异, 但是它和第二种情况的结合会影响CPU的体质.
对于第二种情况, 可以参考下面的工艺图
http://image2.qiniudn.com/26682-b9327e1d183f5079d17e70519f83e38a
左边是28nm下使用double pattern后的工艺, 右边则没有使用double pattern. https://pic1.zhimg.com/35b776e95055551335247203ce984de0_b.jpg
左边是28nm下使用double pattern后的工艺, 右边则没有使用double pattern.
可以看到, 左边工艺中, 脊状物(应该是Poly)的process variation非常小, 而右边工艺的process variation则比较大.
如果使用右图中的工艺来生产CPU, 并且碰巧在CPU的关键路径上生成的Poly/Via/Metal质量很差, 那么这一片CPU就会对频率很敏感.
如果使用左图的工艺, 生产出来的CPU会质量差异较小, 而且质量普遍高于右图工艺.
因此工艺和设计的复合作用, 是导致CPU的体质不一的原因. 这怎么会是玄学?
出货了坏掉就坏掉了，设计逻辑上会有冗余，逻辑电路物理上一般不会（memory那些会有），关键的地方坏掉了整个芯片就坏掉了。
出货了坏掉就坏掉了，设计逻辑上会有冗余，逻辑电路物理上一般不会（memory那些会有），关键的地方坏掉了整个芯片就坏掉了。
拿赔偿金不降学费，差评！
拿赔偿金不降学费，差评！
1.运行的系统完全不一样，这样的比较没有意义
2.性能还受硬盘、GPU、系统优化的影响，单看CPU的我觉得和”E3党“是一类人
3.现实意义当然有，A系列CPU这么强的性能未来一定在移动办公和大型游戏领域大有可为~想象空间很大
4.高通哭死了，转头一看MTK和... 显示全部 »
2.性能还受硬盘、GPU、系统优化的影响，单看CPU的我觉得和”E3党“是一类人
3.现实意义当然有，A系列CPU这么强的性能未来一定在移动办公和大型游戏领域大有可为~想象空间很大
4.高通哭死了，转头一看MTK和... 显示全部 »
1.运行的系统完全不一样，这样的比较没有意义
2.性能还受硬盘、GPU、系统优化的影响，单看CPU的我觉得和”E3党“是一类人
3.现实意义当然有，A系列CPU这么强的性能未来一定在移动办公和大型游戏领域大有可为~想象空间很大
4.高通哭死了，转头一看MTK和三星也在哭，但是远处英伟达抱着个k1在呵呵笑~
2.性能还受硬盘、GPU、系统优化的影响，单看CPU的我觉得和”E3党“是一类人
3.现实意义当然有，A系列CPU这么强的性能未来一定在移动办公和大型游戏领域大有可为~想象空间很大
4.高通哭死了，转头一看MTK和三星也在哭，但是远处英伟达抱着个k1在呵呵笑~
第一种，是电流通过连接cpu里面微原件的时候产生的热量，这种是焦耳热，跟电流的平方成正比；
第二种，是通过容性或者感性原件的时候产生的热量，这种热量比较少；
第三种，是两导线之间漏电，即通过基片时候产生的热量，和电流的平方成正比；
第四种，就是电流通过pn结的... 显示全部 »
第二种，是通过容性或者感性原件的时候产生的热量，这种热量比较少；
第三种，是两导线之间漏电，即通过基片时候产生的热量，和电流的平方成正比；
第四种，就是电流通过pn结的... 显示全部 »
第一种，是电流通过连接cpu里面微原件的时候产生的热量，这种是焦耳热，跟电流的平方成正比；
第二种，是通过容性或者感性原件的时候产生的热量，这种热量比较少；
第三种，是两导线之间漏电，即通过基片时候产生的热量，和电流的平方成正比；
第四种，就是电流通过pn结的时候释放的热量，这个热量占大多数，通常和频率成正比，和电流的平方成正比，等效一下就是跟电压的平方成正比，所以cpu超频的时候，频率上升，第四种消耗增加，而且频率加快，cpu总体等效电阻降低，电流增加，功耗也会增加，如果增大电压，除了这些之外漏电情况增加，发热量也会增加。
第二种，是通过容性或者感性原件的时候产生的热量，这种热量比较少；
第三种，是两导线之间漏电，即通过基片时候产生的热量，和电流的平方成正比；
第四种，就是电流通过pn结的时候释放的热量，这个热量占大多数，通常和频率成正比，和电流的平方成正比，等效一下就是跟电压的平方成正比，所以cpu超频的时候，频率上升，第四种消耗增加，而且频率加快，cpu总体等效电阻降低，电流增加，功耗也会增加，如果增大电压，除了这些之外漏电情况增加，发热量也会增加。
通过新闻了解：IBM在纯硅的基底上做器件， 并在纯硅基底的一些关键部位使用了硅锗（硅化镓？）来改善器件的开关电压，饱和电流等性质， 从而实现了7nm
IBM已经不是第一次干这种炫酷的事情了， POWER7（IBM研发的自家CPU， 高端商用服务器系列才会配备... 显示全部 »
IBM已经不是第一次干这种炫酷的事情了， POWER7（IBM研发的自家CPU， 高端商用服务器系列才会配备... 显示全部 »
通过新闻了解：IBM在纯硅的基底上做器件， 并在纯硅基底的一些关键部位使用了硅锗（硅化镓？）来改善器件的开关电压，饱和电流等性质， 从而实现了7nm
IBM已经不是第一次干这种炫酷的事情了， POWER7（IBM研发的自家CPU， 高端商用服务器系列才会配备）上面使用的eDRAM就是在纯硅基底cpu的cache部分使用了跟内存芯片一样的材料， 从而实现了DRAM进cpu， 从而实现降低cache面积， 降低cache功耗的目的。
IBM已经不是第一次干这种炫酷的事情了， POWER7（IBM研发的自家CPU， 高端商用服务器系列才会配备）上面使用的eDRAM就是在纯硅基底cpu的cache部分使用了跟内存芯片一样的材料， 从而实现了DRAM进cpu， 从而实现降低cache面积， 降低cache功耗的目的。
看到这个问题，半夜爬起来答！哥现在每天都在玩锗啊！
钱币收藏只是我的爱好，锗才是我每天的工作……
先简单介绍一下，我们组里主要研究方向是在硅或锗基底上生长GeSn, GeSiSn和Ge. 我自己的研究主要集中在后两者上面。
目前最高票答案已经说得很清楚了... 显示全部 »
钱币收藏只是我的爱好，锗才是我每天的工作……
先简单介绍一下，我们组里主要研究方向是在硅或锗基底上生长GeSn, GeSiSn和Ge. 我自己的研究主要集中在后两者上面。
目前最高票答案已经说得很清楚了... 显示全部 »
看到这个问题，半夜爬起来答！哥现在每天都在玩锗啊！
钱币收藏只是我的爱好，锗才是我每天的工作……
先简单介绍一下，我们组里主要研究方向是在硅或锗基底上生长GeSn, GeSiSn和Ge. 我自己的研究主要集中在后两者上面。
目前最高票答案已经说得很清楚了，硅用来做CPU，是因为它的优点太多，而缺点都是可克服的。锗虽然也有优点（比如开启电压、载流子迁移率），但它的几个缺点是很难克服的。
首先是价格。硅直接拿沙子就能制，虽然工艺复杂吧但是原料成本接近0.锗在地壳中分布非常分散，成品锗（还不是半导体级别）的价格就已经超越了白银，印象中将近2000美元一公斤。
其次很大一个问题就是锗的氧化物不稳定，不好用。二氧化硅是致密的绝缘体，力学电学化学性质都很稳定，不溶于水；氧化锗没那么致密，还是溶于水的。这一条基本就宣告了CPU无望。
还有锗器件在稍高的温度下表现不良的问题，以及锗本身比硅重，又比硅软，更容易碎；等等。而且现在整个半导体行业都以硅为基础，没人会开发锗的CPU。
目前锗的前途很大程度上在光电学方面，太阳能电池，光传感器，红外LED，锗激光器（这个已经被MIT做出来了，但不是大家想象中的激光笔那样子），等等。因为硅做激光完全不可能，锗又能比较容易地在硅上生长出来，因此大家的理想是将用锗做成的光学器件与硅做成的电子器件整合在一张硅片上。那就牛逼了。
我们组是目前世界上唯一一个用Ge3H8和Ge4H10生长锗的研究组。目前我们在硅上面长锗已经能长得很好了，长出来的锗膜可以用来做衬底生长其他的半导体材料。我手头正在进行的一个课题是锗的in-situ doping, 已经出了两篇文章，还在继续努力中。。。
再说一句，近三五年来锗基半导体方面进展很大，但是不少同行还没完全了解这些进展。如果看以前的书本上讲的一些关于生长锗的局限，现在很多都已经被攻克了。以前人们说在硅上没办法直接长锗，还有得用高温，或者需要几个GeSi的buffer，十年前确实是这样。但现在我在三百多度的温度下直接在硅片上生长锗，出来的膜质量很不错。
嗯，先说这么多。
-------------以上是原答案------------------
大家这么捧场真是受宠若惊……个人在知乎最多赞原来还是来自于自己的研究这一块啊。在最后加几个参考文献吧。
1, Chi Xu, R. T. Beeler, L. Jiang, G. Grzybowski, A. V. G. Chizmeshya, J. Menendez and J. Kouvetakis, "New strategies for Ge-on-Si materials and devices using non-conventional hydride
Chemistries: the tetragermane case ", Semiconductor Science and Technology , 28 105001 (2013)
2, Chi Xu, CL Senaratne, J Kouvetakis and J Menéndez, "Frustrated incomplete donor ionization in ultra-low resistivity germanium films", Applied Physics Letters 105 (23), 232103
3, G Grzybowski, L Jiang, R T Beeler, T Watkins, A V G Chizmeshya, C Xu, J Menéndez and J Kouvetakis, "Ultra low-temperature epitaxy of Ge-based semiconductor and optoelectronic structures on Si(100): Introducing higher order germanes (Ge3H8, Ge4H10) ", Chemistry of Materials, 24(9) , 1619-1628 (2012).
钱币收藏只是我的爱好，锗才是我每天的工作……
先简单介绍一下，我们组里主要研究方向是在硅或锗基底上生长GeSn, GeSiSn和Ge. 我自己的研究主要集中在后两者上面。
目前最高票答案已经说得很清楚了，硅用来做CPU，是因为它的优点太多，而缺点都是可克服的。锗虽然也有优点（比如开启电压、载流子迁移率），但它的几个缺点是很难克服的。
首先是价格。硅直接拿沙子就能制，虽然工艺复杂吧但是原料成本接近0.锗在地壳中分布非常分散，成品锗（还不是半导体级别）的价格就已经超越了白银，印象中将近2000美元一公斤。
其次很大一个问题就是锗的氧化物不稳定，不好用。二氧化硅是致密的绝缘体，力学电学化学性质都很稳定，不溶于水；氧化锗没那么致密，还是溶于水的。这一条基本就宣告了CPU无望。
还有锗器件在稍高的温度下表现不良的问题，以及锗本身比硅重，又比硅软，更容易碎；等等。而且现在整个半导体行业都以硅为基础，没人会开发锗的CPU。
目前锗的前途很大程度上在光电学方面，太阳能电池，光传感器，红外LED，锗激光器（这个已经被MIT做出来了，但不是大家想象中的激光笔那样子），等等。因为硅做激光完全不可能，锗又能比较容易地在硅上生长出来，因此大家的理想是将用锗做成的光学器件与硅做成的电子器件整合在一张硅片上。那就牛逼了。
我们组是目前世界上唯一一个用Ge3H8和Ge4H10生长锗的研究组。目前我们在硅上面长锗已经能长得很好了，长出来的锗膜可以用来做衬底生长其他的半导体材料。我手头正在进行的一个课题是锗的in-situ doping, 已经出了两篇文章，还在继续努力中。。。
再说一句，近三五年来锗基半导体方面进展很大，但是不少同行还没完全了解这些进展。如果看以前的书本上讲的一些关于生长锗的局限，现在很多都已经被攻克了。以前人们说在硅上没办法直接长锗，还有得用高温，或者需要几个GeSi的buffer，十年前确实是这样。但现在我在三百多度的温度下直接在硅片上生长锗，出来的膜质量很不错。
嗯，先说这么多。
-------------以上是原答案------------------
大家这么捧场真是受宠若惊……个人在知乎最多赞原来还是来自于自己的研究这一块啊。在最后加几个参考文献吧。
1, Chi Xu, R. T. Beeler, L. Jiang, G. Grzybowski, A. V. G. Chizmeshya, J. Menendez and J. Kouvetakis, "New strategies for Ge-on-Si materials and devices using non-conventional hydride
Chemistries: the tetragermane case ", Semiconductor Science and Technology , 28 105001 (2013)
2, Chi Xu, CL Senaratne, J Kouvetakis and J Menéndez, "Frustrated incomplete donor ionization in ultra-low resistivity germanium films", Applied Physics Letters 105 (23), 232103
3, G Grzybowski, L Jiang, R T Beeler, T Watkins, A V G Chizmeshya, C Xu, J Menéndez and J Kouvetakis, "Ultra low-temperature epitaxy of Ge-based semiconductor and optoelectronic structures on Si(100): Introducing higher order germanes (Ge3H8, Ge4H10) ", Chemistry of Materials, 24(9) , 1619-1628 (2012).
小时候我总觉得过两年我就能和大我两岁的哥哥一样大了。
小时候我总觉得过两年我就能和大我两岁的哥哥一样大了。
利益相关，华为终端员工。
现在媒体都是毫无节操的标题党，今天说a秒了b，明天说b秒了a，关a和b毛事啊！这是中国媒体的浮躁，跟华为有屁关系！
麒麟950是华为手机芯片又一个重要里程碑。k3v2在AP设计方面成为第一款与国际水平站住同一起跑线的芯片，而920... 显示全部 »
现在媒体都是毫无节操的标题党，今天说a秒了b，明天说b秒了a，关a和b毛事啊！这是中国媒体的浮躁，跟华为有屁关系！
麒麟950是华为手机芯片又一个重要里程碑。k3v2在AP设计方面成为第一款与国际水平站住同一起跑线的芯片，而920... 显示全部 »
利益相关，华为终端员工。
现在媒体都是毫无节操的标题党，今天说a秒了b，明天说b秒了a，关a和b毛事啊！这是中国媒体的浮躁，跟华为有屁关系！
麒麟950是华为手机芯片又一个重要里程碑。k3v2在AP设计方面成为第一款与国际水平站住同一起跑线的芯片，而920则是基带加ap的soc芯片都能与高通最高水平pk的芯片，但在工艺制程和gpu方面还有短板。而950则可以说方方面面与三星高通旗舰芯片处于同一水平线，在细节的设计理念差异导致互有短长，各有千秋。
针对很多评论和答案我想说的是，华为根本就没宣传过什么爱国机。恰恰相反，华为一直努力打造的是自己的国际范。
作为国内对自主研发投入最多的一家公司，也是目前国内为数不多拥有核心科技的公司，被很多有民族国产情节的人作为国产骄傲来支持，我们华为自然非常感激。
但吊诡的是，网上做掀起一股因此黑华为的潮流，说的好像华为是靠什么民族情怀成功的一样。郑重说一点，任老板对产品商业以外的东西，特别是政治因素影响业务非常反感，华为非常厌恶与任何政治思潮有关联。即便是运营商业务，华为也从来没有打过民族牌。事实上，试图拿民族性影响中国的消费者非常愚蠢，也非常幼稚，更非常短视。华为是一家国际化视野的公司，70%以上的业务都来自海外，利用民族主义情绪对华为业务推广从来都是坏处远远大于好处。如果民族主义情怀有用，那某同城友商的中国梦手机，习大大彭麻麻手机早就成为中国第一品牌了。小米也不是靠米兔形象实现了这几年星辰大海的爆发。
曾经有主管在业务汇报中喊口号，说华为要担负起消费品行业民族品牌崛起的重任，成为第一个进入世界顶级品牌行列的中国品牌，做民族骄傲。结果被任总骂惨了，非常明确的说华为就是一家非常普通的科技公司，担不起什么民族还是国家骄傲的重任。
不过，桃李不言下自成蹊，国际最具公信力和权威的品牌评测机构Interbrand今年刚刚发布的最新报告，华为品牌位列全球第88名，是首个进入全球百强以内的中国大陆品牌。
虽然，我们不愿卷入所谓是否买产品是否应该有民族情怀，是否应该支持民族企业的讨论中。但树欲静风不止，这里还是想多说两句。你不喜欢华为的产品没有任何问题，华为手机只能满足部分消费者的需求，在麒麟950芯片出来前，他的gpu的确不够强大，如果你特别在意这方面性能（无论是你真的是一个高级游戏控，还是你就喜欢这方面纸面的性能），不选择就好。但请别无底线的黑他，950出来之前935的所谓emmc4.5，祖传gpu问题，指出其有某些方面的规格不够高的地方。但对于手机越来越复杂的芯片而言，他的规格设计跟目标定位人群关联度很高。目前的这方面的短板对于不太玩大型3d游戏，不需要系统大数据频繁交换的正常交互操作，完全没有任何影响，华为现在的目标用户还做不到把所有人都覆盖，当然950出现后情况就不同了，游戏控们又多了一个非常优秀的选择。把一个对目标用户影响几乎没有的参数问题无限放大，把其他影响最多数消费者最多使用场景的用户体验的方面忽略，从而得出这个与高通芯片相比是垃圾的恶劣结论，我不知道客观性在哪里呢？这些散步这方面言论的人真的是技术流吗？他们真懂他们所谓的emmc接口系统什么场景下才有可能使用更高速率吗？我们不需要消费者因为某个原因特别支持，但我们需要客观的，真正理性的舆论氛围，需要真正技术大牛去客观分析我们芯片与高通芯片对于手机各方面用户体验有哪些差异和不同。
正常的消费者都是欢迎和鼓励竞争的出现，不管新玩家是不是中国企业，新的玩家进入总能给消费者和产业链带来好处。
华为海思芯片横空出世，虽然我们不打民族牌，但事实上却实实在在对中国消费者和所有的中国手机行业玩家（其实也不限于中国）带来了好处。因为华为成为国产第一个实现以亿为单位的4g芯片商用可靠发货（数据卡芯片海思早就全面干掉了高通），让中国政府没有了“死了张屠夫就吃连毛猪”的担忧，放心大胆的对高通搞了反垄断，高通也乖乖就范。就这一点，就让消费者少付出几百元的银子和广大手机厂商的利润大大提升。这些，华为自然不是活雷锋，自主芯片策略更多是为了自己掌握战略制高点而实施，选择一条最难的路，最高风险高投入的路为的是自己的高回报，但也确实符合消费者的利益。而贴吧，微博，手机论坛等那些极度活跃的一群人把海思芯片一个小点的不足黑成渣，对海思芯片简直就是前世有仇，不买还不够解恨，恨不得再踏上一只脚让他永世不得翻身。但真正在各大电商平台上买了华为手机的真正消费者却对华为手机给予了极高的好评率，这才是真正消费者的反馈。（京东天猫等电商平台是不允许删评论的，但必须是真实的购机用户才能评论，这种可靠大数据是我们了解用户诉求的最佳途径，比其他水军纵横的网站评测可靠性高得多）。
除了芯片，华为手机还有很多很多出色的地方，整机节电技术，独门系统任务冻结管理（系统底层的任务管理系统，深度冻结那些让系统变慢耗电高的恶性app），通信性能，辐射指标（比苹果低一个数量级，但通信指标不下降），还有产品质量方面诸多变态的测试（跌落，可靠性，高温高湿），拍照调教水平的不断提升，以及不断追求提升的ID设计水平，外观工艺的精细度，你如果喜欢和在意这些，欢迎去线下门店看一看，玩一玩，体验永远比单纯看参数真实的多，欢迎根据自己需求选用华为手机。
另外，关于华为，现在还到处流传一个很搞笑的词，华为海军。
这里首先说一点，水军这玩意是中国手机营销界的毒瘤，并且已经成为任何在这个行业都无法避免的行规。华为作为一家在这样恶劣环境中生存的厂家，我们不可能独善其身，也会向业界“先进经验”学习搞一些粉丝运营的活动。
现在水军这个行当是越来越没底线了，很大程度在绑架各个厂家。所谓顺我者昌，不用我者狂黑。而华为这个公司其实很不擅长跟媒体公关公司打交道，有时候也不会对他们轻易就范。所以华为在网上被黑的频率极高，歪曲妖魔化最多的就是老余的一些言论。
现在媒体都是毫无节操的标题党，今天说a秒了b，明天说b秒了a，关a和b毛事啊！这是中国媒体的浮躁，跟华为有屁关系！
麒麟950是华为手机芯片又一个重要里程碑。k3v2在AP设计方面成为第一款与国际水平站住同一起跑线的芯片，而920则是基带加ap的soc芯片都能与高通最高水平pk的芯片，但在工艺制程和gpu方面还有短板。而950则可以说方方面面与三星高通旗舰芯片处于同一水平线，在细节的设计理念差异导致互有短长，各有千秋。
针对很多评论和答案我想说的是，华为根本就没宣传过什么爱国机。恰恰相反，华为一直努力打造的是自己的国际范。
作为国内对自主研发投入最多的一家公司，也是目前国内为数不多拥有核心科技的公司，被很多有民族国产情节的人作为国产骄傲来支持，我们华为自然非常感激。
但吊诡的是，网上做掀起一股因此黑华为的潮流，说的好像华为是靠什么民族情怀成功的一样。郑重说一点，任老板对产品商业以外的东西，特别是政治因素影响业务非常反感，华为非常厌恶与任何政治思潮有关联。即便是运营商业务，华为也从来没有打过民族牌。事实上，试图拿民族性影响中国的消费者非常愚蠢，也非常幼稚，更非常短视。华为是一家国际化视野的公司，70%以上的业务都来自海外，利用民族主义情绪对华为业务推广从来都是坏处远远大于好处。如果民族主义情怀有用，那某同城友商的中国梦手机，习大大彭麻麻手机早就成为中国第一品牌了。小米也不是靠米兔形象实现了这几年星辰大海的爆发。
曾经有主管在业务汇报中喊口号，说华为要担负起消费品行业民族品牌崛起的重任，成为第一个进入世界顶级品牌行列的中国品牌，做民族骄傲。结果被任总骂惨了，非常明确的说华为就是一家非常普通的科技公司，担不起什么民族还是国家骄傲的重任。
不过，桃李不言下自成蹊，国际最具公信力和权威的品牌评测机构Interbrand今年刚刚发布的最新报告，华为品牌位列全球第88名，是首个进入全球百强以内的中国大陆品牌。
虽然，我们不愿卷入所谓是否买产品是否应该有民族情怀，是否应该支持民族企业的讨论中。但树欲静风不止，这里还是想多说两句。你不喜欢华为的产品没有任何问题，华为手机只能满足部分消费者的需求，在麒麟950芯片出来前，他的gpu的确不够强大，如果你特别在意这方面性能（无论是你真的是一个高级游戏控，还是你就喜欢这方面纸面的性能），不选择就好。但请别无底线的黑他，950出来之前935的所谓emmc4.5，祖传gpu问题，指出其有某些方面的规格不够高的地方。但对于手机越来越复杂的芯片而言，他的规格设计跟目标定位人群关联度很高。目前的这方面的短板对于不太玩大型3d游戏，不需要系统大数据频繁交换的正常交互操作，完全没有任何影响，华为现在的目标用户还做不到把所有人都覆盖，当然950出现后情况就不同了，游戏控们又多了一个非常优秀的选择。把一个对目标用户影响几乎没有的参数问题无限放大，把其他影响最多数消费者最多使用场景的用户体验的方面忽略，从而得出这个与高通芯片相比是垃圾的恶劣结论，我不知道客观性在哪里呢？这些散步这方面言论的人真的是技术流吗？他们真懂他们所谓的emmc接口系统什么场景下才有可能使用更高速率吗？我们不需要消费者因为某个原因特别支持，但我们需要客观的，真正理性的舆论氛围，需要真正技术大牛去客观分析我们芯片与高通芯片对于手机各方面用户体验有哪些差异和不同。
正常的消费者都是欢迎和鼓励竞争的出现，不管新玩家是不是中国企业，新的玩家进入总能给消费者和产业链带来好处。
华为海思芯片横空出世，虽然我们不打民族牌，但事实上却实实在在对中国消费者和所有的中国手机行业玩家（其实也不限于中国）带来了好处。因为华为成为国产第一个实现以亿为单位的4g芯片商用可靠发货（数据卡芯片海思早就全面干掉了高通），让中国政府没有了“死了张屠夫就吃连毛猪”的担忧，放心大胆的对高通搞了反垄断，高通也乖乖就范。就这一点，就让消费者少付出几百元的银子和广大手机厂商的利润大大提升。这些，华为自然不是活雷锋，自主芯片策略更多是为了自己掌握战略制高点而实施，选择一条最难的路，最高风险高投入的路为的是自己的高回报，但也确实符合消费者的利益。而贴吧，微博，手机论坛等那些极度活跃的一群人把海思芯片一个小点的不足黑成渣，对海思芯片简直就是前世有仇，不买还不够解恨，恨不得再踏上一只脚让他永世不得翻身。但真正在各大电商平台上买了华为手机的真正消费者却对华为手机给予了极高的好评率，这才是真正消费者的反馈。（京东天猫等电商平台是不允许删评论的，但必须是真实的购机用户才能评论，这种可靠大数据是我们了解用户诉求的最佳途径，比其他水军纵横的网站评测可靠性高得多）。
除了芯片，华为手机还有很多很多出色的地方，整机节电技术，独门系统任务冻结管理（系统底层的任务管理系统，深度冻结那些让系统变慢耗电高的恶性app），通信性能，辐射指标（比苹果低一个数量级，但通信指标不下降），还有产品质量方面诸多变态的测试（跌落，可靠性，高温高湿），拍照调教水平的不断提升，以及不断追求提升的ID设计水平，外观工艺的精细度，你如果喜欢和在意这些，欢迎去线下门店看一看，玩一玩，体验永远比单纯看参数真实的多，欢迎根据自己需求选用华为手机。
另外，关于华为，现在还到处流传一个很搞笑的词，华为海军。
这里首先说一点，水军这玩意是中国手机营销界的毒瘤，并且已经成为任何在这个行业都无法避免的行规。华为作为一家在这样恶劣环境中生存的厂家，我们不可能独善其身，也会向业界“先进经验”学习搞一些粉丝运营的活动。
现在水军这个行当是越来越没底线了，很大程度在绑架各个厂家。所谓顺我者昌，不用我者狂黑。而华为这个公司其实很不擅长跟媒体公关公司打交道，有时候也不会对他们轻易就范。所以华为在网上被黑的频率极高，歪曲妖魔化最多的就是老余的一些言论。
如需转载请私信联系。
--------------------------------------------------------------------
我去！居然有这个问题！必须我来答！！！！
因为机缘巧合，我和新闻中这个少年的创业公司一起工作了两周... 显示全部 »
--------------------------------------------------------------------
我去！居然有这个问题！必须我来答！！！！
因为机缘巧合，我和新闻中这个少年的创业公司一起工作了两周... 显示全部 »
如需转载请私信联系。
--------------------------------------------------------------------
我去！居然有这个问题！必须我来答！！！！
因为机缘巧合，我和新闻中这个少年的创业公司一起工作了两周，对他们的思路也算有一定了解。
事情是这样的，这个少年在某学术会议上发言，由于思路和我导师比较相近，就被引荐给了我导师。由于我导师对memory方面很在行，而他们的长处在于微处理器架构，于是就导师把他们邀请到我们课题组工作了两周，双方取长补短。新闻中的这个Thomas和他的CTO Paul两个人过来的。他们昨天的飞机刚飞回加州，这两周有不少有意思的事儿，暂且不表。先认真答题。
首先他们的Target是High Performance Computing（高性能计算，以下简称HPC，主要应用于超算），而不是我们日常用的General Purpose Computing（通用计算）。而HPC这个领域做芯片的一大优势，就是很少用考虑向前的兼容性（对比于x86），而且可以针对大多数HPC应用的特点对架构进行特别的优化。夸张点说，就是根据软件的行为设计硬件，砍掉一切不需要的部件，从而达到效率最大化。另外他们所说的指标，应该是 从系统层面来比较的，而非单个芯片进行比较 。
下面根据他们公开过的资料说一下他们一些独特的思路。
[list] 采用VLIW （Very Long Instruction Word）架构 。简单来说就是几条并行的流水线，可以同时执行多条指令。由于超算应用中有大量的并行运算（矩阵向量运算等），因此非常适合并行化，采用VLIW流水线利用率比较高。相比于multi-issue，out of order的通用芯片，硬件逻辑可以更简单。很多DSP芯片都是采用VLIW架构，可以达到很高的（浮点）性能功耗比，已经完爆现在的Intel产品了，但要让他们跑Windows什么的一样抓瞎。。所以题主在这里用Intel的芯片和VLIW架构比较是不太恰当的，毕竟设计目的不一样，就好像比较超跑和拖拉机哪个更好一样。。耕地当然用拖拉机了～～ 完全摆脱虚拟内存！ 这个听起来好像疯了，但其实在超算领域反而make sense，因为超算一般一次只跑一个程序，或者很少的程序，很少需要context switching。因此一个地址空间够用了。而传统的通用芯片因为支持虚拟内存，不知要做多少无用功。去掉虚拟内存和paging，硬件上就不用TLB了，系统层面也不用再不停维护page table了。这是很大的开销，尤其是超算集群，相互访问内存是很麻烦的。 砍掉Cache，采用软件管理Scratchpad Memory 。这个听起来也是疯了。。传统的芯片都是有Cache的，cache miss和coherence是架构设计者永远的痛。而超算领域，写超算应用的人一般都是知道自己在干嘛（know what they're doing）。于是他们的芯片里会有一部分访问速度会很快的Scratchpad Memory代替cache，但只不过是由程序员手动管理而非交给硬件管理的。这样也可以砍掉相当多的硬件电路，效率也更高。 [*] 采用2D-Mesh，static routed网络 。这一点是他们的初始思路，但讨论过后发现可能会有问题，所以他们现在其实也还不是很确定以后会不会这么做。所以这点也不展开了。
如果以上几点能做到的话，比现在采用Intel CPU+Nvdia GPU的超算超算省电真心不是一点半点。当然他们的思路比较激进，不知道后面会遇到怎么样的问题，不过现在看来还是很可行的。
最后默默感叹一下，虽然这两位少年都很谦虚且平易近人，但是那种智商和能力上的碾压让我真正体会到了人和狗的差距T T
---------------------------------------
感觉大家对八卦都更感兴趣么=。= 那补充一点好了
CEO是一个19岁的娃，高中都没读完就辍学了，然而因为太耀眼还是被MIT相中去！做！科！研了！！注意，不是被MIT录取读本科读PhD，是直接去MIT做！科！研！了！在MIT工作了大概两三年以后辞职创业，现在才19岁！！！
我们第一次见他的时候并不知道他才19，只是看他满脸青春痘应该还是挺年轻的。。有一天工作之余大家开始讨论《权利的游戏》（别说我们工作不认真啊），后来说唉第一本书是哪年出的啊？谷歌了一下，《冰与火之歌》第一卷出版于96年，然后这位少年嘀咕了一句“That's older than me”。。我们其他人就。。。。
说他是天才，智商是一方面，关键是19岁就有如此强大的知识储备和洞察力。平时工作的时候，我们这些研究新生只能和他讨论一些技术层面的细节问题，但一旦他提起一个什么idea，多半还是得和我们导师或者组里的大师兄才能聊得来。。他对Computer Architecture这方面的历史了解的非常多，经常能讲出一些他出生以前就发生的事儿。。
后来有一次聊天得知他家就在硅谷当年DEC的工厂附近（现在很多人都没听说过DEC了吧），周围住的基本都是工程师，父母是做什么的我没有问不过十有八九也是做IT的。我觉得他年纪这么小就有如此强大的积累和敏锐的直觉，和他的家庭成长环境是分不开的。
CTO Paul没有CEO那么耀眼，不过也是很聪明，从小就是代码小神童的感觉。大学只上了两年就辍学加入Thomas的创业公司，但在此之前他就已经是Linux Kernel Contributor了。。CEO对他的评价就是"he learned Linux before he was born"。我们工作的这两周他说话比较少，就是埋头写代码，专注程度让我羡慕。但我们一旦有点能请教他的技术问题，打断他一下分分钟就给我们解决。。
两个娃人都很nice，完全没有恃才傲物的感觉。能跟他们合作也是很开心～
-----------------
关于一些热点问题以及其他答案的解答：
1. 他们官方网站中对性能指标的宣传，我在评论中也说了，当然是给投资人和媒体看的。但作为一个初创公司，你不把目标定的远大一点，市场前景描述的广阔的一点，谁给你投资啊=。=
2. 虽说是为了拉投资，但这两位创始人绝对是在非常认真地做事儿，不是像某些人想的那样拉来钱玩一玩（这么说的人我也只能恶意揣测一下你们的境界也就如此了）。在我们实验室工作期间他们两位一般都是最后离开的，而且每天工作餐都是在楼上自动贩卖机买一点零食回来边工作边吃了，周末还开车8个小时去见投资人而不是买飞机票去。
3. 最后不管他们最后成功也好失败也罢，我都很佩服不到19岁就敢到巨头垄断的行业去分一杯羹的少年。
--------------------------------------------------------------------
我去！居然有这个问题！必须我来答！！！！
因为机缘巧合，我和新闻中这个少年的创业公司一起工作了两周，对他们的思路也算有一定了解。
事情是这样的，这个少年在某学术会议上发言，由于思路和我导师比较相近，就被引荐给了我导师。由于我导师对memory方面很在行，而他们的长处在于微处理器架构，于是就导师把他们邀请到我们课题组工作了两周，双方取长补短。新闻中的这个Thomas和他的CTO Paul两个人过来的。他们昨天的飞机刚飞回加州，这两周有不少有意思的事儿，暂且不表。先认真答题。
首先他们的Target是High Performance Computing（高性能计算，以下简称HPC，主要应用于超算），而不是我们日常用的General Purpose Computing（通用计算）。而HPC这个领域做芯片的一大优势，就是很少用考虑向前的兼容性（对比于x86），而且可以针对大多数HPC应用的特点对架构进行特别的优化。夸张点说，就是根据软件的行为设计硬件，砍掉一切不需要的部件，从而达到效率最大化。另外他们所说的指标，应该是 从系统层面来比较的，而非单个芯片进行比较 。
下面根据他们公开过的资料说一下他们一些独特的思路。
[list] 采用VLIW （Very Long Instruction Word）架构 。简单来说就是几条并行的流水线，可以同时执行多条指令。由于超算应用中有大量的并行运算（矩阵向量运算等），因此非常适合并行化，采用VLIW流水线利用率比较高。相比于multi-issue，out of order的通用芯片，硬件逻辑可以更简单。很多DSP芯片都是采用VLIW架构，可以达到很高的（浮点）性能功耗比，已经完爆现在的Intel产品了，但要让他们跑Windows什么的一样抓瞎。。所以题主在这里用Intel的芯片和VLIW架构比较是不太恰当的，毕竟设计目的不一样，就好像比较超跑和拖拉机哪个更好一样。。耕地当然用拖拉机了～～ 完全摆脱虚拟内存！ 这个听起来好像疯了，但其实在超算领域反而make sense，因为超算一般一次只跑一个程序，或者很少的程序，很少需要context switching。因此一个地址空间够用了。而传统的通用芯片因为支持虚拟内存，不知要做多少无用功。去掉虚拟内存和paging，硬件上就不用TLB了，系统层面也不用再不停维护page table了。这是很大的开销，尤其是超算集群，相互访问内存是很麻烦的。 砍掉Cache，采用软件管理Scratchpad Memory 。这个听起来也是疯了。。传统的芯片都是有Cache的，cache miss和coherence是架构设计者永远的痛。而超算领域，写超算应用的人一般都是知道自己在干嘛（know what they're doing）。于是他们的芯片里会有一部分访问速度会很快的Scratchpad Memory代替cache，但只不过是由程序员手动管理而非交给硬件管理的。这样也可以砍掉相当多的硬件电路，效率也更高。 [*] 采用2D-Mesh，static routed网络 。这一点是他们的初始思路，但讨论过后发现可能会有问题，所以他们现在其实也还不是很确定以后会不会这么做。所以这点也不展开了。
如果以上几点能做到的话，比现在采用Intel CPU+Nvdia GPU的超算超算省电真心不是一点半点。当然他们的思路比较激进，不知道后面会遇到怎么样的问题，不过现在看来还是很可行的。
最后默默感叹一下，虽然这两位少年都很谦虚且平易近人，但是那种智商和能力上的碾压让我真正体会到了人和狗的差距T T
---------------------------------------
感觉大家对八卦都更感兴趣么=。= 那补充一点好了
CEO是一个19岁的娃，高中都没读完就辍学了，然而因为太耀眼还是被MIT相中去！做！科！研了！！注意，不是被MIT录取读本科读PhD，是直接去MIT做！科！研！了！在MIT工作了大概两三年以后辞职创业，现在才19岁！！！
我们第一次见他的时候并不知道他才19，只是看他满脸青春痘应该还是挺年轻的。。有一天工作之余大家开始讨论《权利的游戏》（别说我们工作不认真啊），后来说唉第一本书是哪年出的啊？谷歌了一下，《冰与火之歌》第一卷出版于96年，然后这位少年嘀咕了一句“That's older than me”。。我们其他人就。。。。
说他是天才，智商是一方面，关键是19岁就有如此强大的知识储备和洞察力。平时工作的时候，我们这些研究新生只能和他讨论一些技术层面的细节问题，但一旦他提起一个什么idea，多半还是得和我们导师或者组里的大师兄才能聊得来。。他对Computer Architecture这方面的历史了解的非常多，经常能讲出一些他出生以前就发生的事儿。。
后来有一次聊天得知他家就在硅谷当年DEC的工厂附近（现在很多人都没听说过DEC了吧），周围住的基本都是工程师，父母是做什么的我没有问不过十有八九也是做IT的。我觉得他年纪这么小就有如此强大的积累和敏锐的直觉，和他的家庭成长环境是分不开的。
CTO Paul没有CEO那么耀眼，不过也是很聪明，从小就是代码小神童的感觉。大学只上了两年就辍学加入Thomas的创业公司，但在此之前他就已经是Linux Kernel Contributor了。。CEO对他的评价就是"he learned Linux before he was born"。我们工作的这两周他说话比较少，就是埋头写代码，专注程度让我羡慕。但我们一旦有点能请教他的技术问题，打断他一下分分钟就给我们解决。。
两个娃人都很nice，完全没有恃才傲物的感觉。能跟他们合作也是很开心～
-----------------
关于一些热点问题以及其他答案的解答：
1. 他们官方网站中对性能指标的宣传，我在评论中也说了，当然是给投资人和媒体看的。但作为一个初创公司，你不把目标定的远大一点，市场前景描述的广阔的一点，谁给你投资啊=。=
2. 虽说是为了拉投资，但这两位创始人绝对是在非常认真地做事儿，不是像某些人想的那样拉来钱玩一玩（这么说的人我也只能恶意揣测一下你们的境界也就如此了）。在我们实验室工作期间他们两位一般都是最后离开的，而且每天工作餐都是在楼上自动贩卖机买一点零食回来边工作边吃了，周末还开车8个小时去见投资人而不是买飞机票去。
3. 最后不管他们最后成功也好失败也罢，我都很佩服不到19岁就敢到巨头垄断的行业去分一杯羹的少年。
额 .. 既然被邀请了我就说一下吧: (话说为啥破布大神不在了...)
那个… 有不少示意图， 流量党酌情进
感谢各位的指正！
-------
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(... 显示全部 »
那个… 有不少示意图， 流量党酌情进
感谢各位的指正！
-------
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(... 显示全部 »
额 .. 既然被邀请了我就说一下吧: (话说为啥破布大神不在了...)
那个… 有不少示意图， 流量党酌情进
感谢各位的指正！
-------
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(此处担心有版权问题… 毕竟我也是拿别人钱干活的苦逼phd… 就不放全电路图了… 大家看看就好， 望理解！ ）
http://image2.qiniudn.com/26682-ab7dc390fadeb979966bb8ea752b94bf
https://pic1.zhimg.com/4dcfbeb14ecd202489628012d1bb1d20_b.png
再放大...
http://image2.qiniudn.com/26682-7eb52d8dd99bd2c478592b7c876814d8
https://pic3.zhimg.com/424ea69446a9555ec51e69447632ba3e_b.png
cool! 我们终于看到一个门电路啦! 这是一个NAND Gate(与非门), 大概是这样:
http://image2.qiniudn.com/26682-f5d18ac2841137bb35085dd86944abca
https://pic3.zhimg.com/4931705226237ee665854602a031e36e_b.png
A, B 是输入, Y是输出.
其中蓝色的是金属1层, 绿色是金属2层, 紫色是金属3层, 粉色是金属4层...
那晶体管(更正, 题主的"晶体管" 自199X年以后已经主要是 MOSFET, 即场效应管了 ) 呢?
仔细看图, 看到里面那些白色的点吗? 那是衬底, 还有一些绿色的边框? 那些是Active Layer (也即掺杂层.)
-------------------------分割线, 此线以下可随意转载, 以上不行---------------------------------
------------------------- 分割线, 此线 以下可随意转载, 以上不行---------------------------------
------------------------- 分割线, 此线 以下可随意转载, 以上不行---------------------------------
然后Foundry是怎么做的呢? 大体上分为以下几步:
首先搞到一块圆圆的硅晶圆, (就是一大块晶体硅, 打磨的很光滑, 一般是圆的)
[b][i]此处重新排版, 图片按照 生产步骤 排列. 但是步骤总结单独写出.
1. 湿洗 (用各种试剂保持硅晶圆表面没有杂质)
2. 光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会容易被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意, 此时还没有加入杂质, 依然是一个硅晶圆. )
3. 离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)
4.1干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不需要刻出来的结构, 这一步进行蚀刻).
4.2湿蚀刻 (进一步洗掉, 但是用的是试剂, 所以叫湿蚀刻).
--- 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次, 很可能需要反反复复的做, 以达到要求. ---
5 等离子冲洗 (用较弱的等离子束轰击整个芯片)
6 热处理 , 其中又分为:
6.1 快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上, 然后慢慢地冷却下来, 为了使得注入的离子能更好的被启动以及热氧化)
6.2 退火
6.3 热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )
7 化学气相淀积(CVD) , 进一步精细处理表面的各种物质
8 物理 气相淀积 (PVD) , 类似, 而且可以给敏感部件加coating
9 分子束外延 (MBE) 如果需要长单晶的话就需要这个..
10 电镀处理
11 化学/机械 表面处理
然后芯片就差不多了, 接下来还要:
12 晶圆测试
13 晶圆打磨
就可以出厂封装了.
我们来一步步看:
http://image2.qiniudn.com/26682-cb0fc21a29bc9e85f36ba6bfa40a945a
https://pic2.zhimg.com/a13152a22d9d087b11ee6b83a4174009_b.jpg
1上面是氧化层, 下面是衬底(硅) -- 湿洗
http://image2.qiniudn.com/26682-bc3157a16e038efca2dc7e99837809af
https://pic1.zhimg.com/76b16930656f2431d049bc735f1da5b8_b.jpg
2 一般来说, 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入
http://image2.qiniudn.com/26682-b2e98910ec654283f9775fe8c45178c9
https://pic1.zhimg.com/fa4458e106aded30da9c360a201d1ae4_b.jpg
3先加入Photo-resist, 保护住不想被蚀刻的地方 -- 光刻
http://image2.qiniudn.com/26682-09e676b15263b914a60fb33c1d5d61dd
https://pic1.zhimg.com/e835fefd8aa44f18dc99c7b6abc1b11c_b.jpg
4.上 掩膜 ! (就是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻
http://image2.qiniudn.com/26682-bb43dcd1866ac2da915dc9e40d5fc940
https://pic4.zhimg.com/1464b7fd1d5f9e7cb83a451c2d4404c7_b.jpg
5 紫外线照上去... 下面被照得那一块就被反应了 -- 光刻
http://image2.qiniudn.com/26682-98d82610d8de06891b3932cfa2d19efe
https://pic2.zhimg.com/cb48548fa8182e4dc9981cefcff3a345_b.jpg
6.撤去掩膜. -- 光刻
http://image2.qiniudn.com/26682-ab70212298075ff6e384848f75986c9a
https://pic1.zhimg.com/e93536465a2974b7658695f9ad0dfd34_b.jpg
7 把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻
http://image2.qiniudn.com/26682-710551e934627d0eeef85b48fd5dd118
https://pic4.zhimg.com/7d22e57e49deb3b2d45c9c5a41437d2f_b.jpg
8 把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次). -- 光刻
http://image2.qiniudn.com/26682-4cbc4289127d80475b433602890c09d1
https://pic4.zhimg.com/739a4d1d49fae24227c24324aef10993_b.jpg
9 然后光刻完毕后, 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质
就做成了一个N-well (N-井) -- 离子注入
http://image2.qiniudn.com/26682-a754efe79b9d4e8a40bc0ebd5d555931
https://pic2.zhimg.com/3069170b07dd78d5ea4732bfb8cbfa49_b.jpg
10 用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻
http://image2.qiniudn.com/26682-bb5fd4f315619bfc2d73554e43339e99
https://pic3.zhimg.com/17afc98ebbadbc1e567a9dbe74331432_b.jpg
11 上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理
http://image2.qiniudn.com/26682-9f9eeb7d00fe73c23e23e431c749d321
https://pic3.zhimg.com/fe1e1b6e0e8f7e8be5b64a513dbb85a6_b.jpg
12 用分子束外延处理长出的一层多晶硅， 该层可导电 -- 分子束外延
http://image2.qiniudn.com/26682-7775530f3a1eea3707f2d0db07b09d33
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻 https://pic1.zhimg.com/26d9ce7d8bbb7617e388ef0555fca720_b.jpg
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻
http://image2.qiniudn.com/26682-9d798c836bcda0473b0b5c35cdfd81ac
https://pic3.zhimg.com/aa44677e1cfc5d3d001dcced3978336e_b.jpg
14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时注意MOSFET已经基本成型. -- 离子注入
http://image2.qiniudn.com/26682-22db8db7104374c9017075fa1424cc5a
https://pic3.zhimg.com/ba641cc32f1ba77c32328a383a70df9a_b.jpg
15 用 气相积淀 形成 的氮化物层 -- 化学气相积淀
http://image2.qiniudn.com/26682-901f19db6c9fc19f37f9ba1e9316c4a7
https://pic1.zhimg.com/1fcc857b3ee12e4986dd7706589be208_b.jpg
16 将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻
http://image2.qiniudn.com/26682-2ebe29e327b65815e0e998eec55561e6
https://pic4.zhimg.com/f8585ee3fabad534eeef5861b57c8f7b_b.jpg
17 物理气相积淀长出 金属层 -- 物理气相积淀
http://image2.qiniudn.com/26682-93d6852f71fdd5b22bcaad7313cfa5f9
https://pic4.zhimg.com/bcf673f0f4a0dfbe49f751fd67ddaa3f_b.jpg
18 将多余金属层蚀刻. 光刻 + 湿蚀刻
重复 17-18 长出每个金属层
哦对了... 最开始那个芯片, 大小大约是1.5mm x 0.8mm
-----------------------
啊~~ 找到一本关于光刻的书, 更新一下, 之前的回答有谬误.. 见谅见谅! :
书名: > By BOSE
细说一下光刻. 题主问了: 小于头发丝直径的操作会很困难, 所以光刻(比如说100nm)是怎么做的呢?
比如说我们要做一个100nm的门电路(90nm technology), 那么实际上是这样的:
http://image2.qiniudn.com/26682-3871dd5462eb823356013a37fd0bd54d
https://pic4.zhimg.com/7b86b7f22499ac528c1a5072e3315553_b.jpg
这层掩膜是第一层, 大概是10倍左右的Die Size
有两种方法制作: Emulsion Mask 和 Metal Mask
Emulsion Mask:
http://image2.qiniudn.com/26682-35063fdd962328abf0401bfeb41499f4
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... ) https://pic3.zhimg.com/3404435e2b3b3667d41d10a8ff72ec12_b.jpg
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... )
制作方法: 首先: 需要在Rubylith (不会翻译...) 上面刻出一个比想要的掩膜大个20倍的形状 (大概是真正制作尺寸的200倍), 这个形状就可以用激光什么的刻出来, 只需要微米级别的刻度.
http://image2.qiniudn.com/26682-4f31ad53b5495cb041daeab4c2e8d464
https://pic3.zhimg.com/87e87bb8ff9b0fc1d0b580e1b7098916_b.jpg
然后:
http://image2.qiniudn.com/26682-0f48daa027254812371288fcf3803241
给!它!照!相! , 相片就是Emulsion Mask! https://pic4.zhimg.com/98ddffb1a0e0f664013922edf1f776d7_b.jpg
给!它!照!相! , 相片就是Emulsion Mask!
如果要拍的"照片"太大, 也有分区域照的方法.
Metal Mask:
http://image2.qiniudn.com/26682-e9c02e6102efccb12fc56f5fe009e6b5
https://pic3.zhimg.com/7ab2fde2040d533c3b0bc260f3b5b8ca_b.jpg
制作过程:
1. 先做一个Emulsion Mask, 然后用Emulsion Mask以及我之前提到的17-18步做Metal Mask! 瞬间有种Recursion的感觉有木有!!!
2. Electron beam:
大概长这样
http://image2.qiniudn.com/26682-461fa9b6d3fcd3f9cff44a4f6194ee69
https://pic3.zhimg.com/ffdd8b686a528ea50688087482bb69d2_b.jpg
制作的时候移动的是底下那层. 电子束不移动.
就像打印机一样把底下打一遍.
好处是精度特别高, 目前大多数高精度的(
那个… 有不少示意图， 流量党酌情进
感谢各位的指正！
-------
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(此处担心有版权问题… 毕竟我也是拿别人钱干活的苦逼phd… 就不放全电路图了… 大家看看就好， 望理解！ ）
http://image2.qiniudn.com/26682-ab7dc390fadeb979966bb8ea752b94bf
https://pic1.zhimg.com/4dcfbeb14ecd202489628012d1bb1d20_b.png
再放大...
http://image2.qiniudn.com/26682-7eb52d8dd99bd2c478592b7c876814d8
https://pic3.zhimg.com/424ea69446a9555ec51e69447632ba3e_b.png
cool! 我们终于看到一个门电路啦! 这是一个NAND Gate(与非门), 大概是这样:
http://image2.qiniudn.com/26682-f5d18ac2841137bb35085dd86944abca
https://pic3.zhimg.com/4931705226237ee665854602a031e36e_b.png
A, B 是输入, Y是输出.
其中蓝色的是金属1层, 绿色是金属2层, 紫色是金属3层, 粉色是金属4层...
那晶体管(更正, 题主的"晶体管" 自199X年以后已经主要是 MOSFET, 即场效应管了 ) 呢?
仔细看图, 看到里面那些白色的点吗? 那是衬底, 还有一些绿色的边框? 那些是Active Layer (也即掺杂层.)
-------------------------分割线, 此线以下可随意转载, 以上不行---------------------------------
------------------------- 分割线, 此线 以下可随意转载, 以上不行---------------------------------
------------------------- 分割线, 此线 以下可随意转载, 以上不行---------------------------------
然后Foundry是怎么做的呢? 大体上分为以下几步:
首先搞到一块圆圆的硅晶圆, (就是一大块晶体硅, 打磨的很光滑, 一般是圆的)
[b][i]此处重新排版, 图片按照 生产步骤 排列. 但是步骤总结单独写出.
1. 湿洗 (用各种试剂保持硅晶圆表面没有杂质)
2. 光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会容易被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意, 此时还没有加入杂质, 依然是一个硅晶圆. )
3. 离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)
4.1干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不需要刻出来的结构, 这一步进行蚀刻).
4.2湿蚀刻 (进一步洗掉, 但是用的是试剂, 所以叫湿蚀刻).
--- 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次, 很可能需要反反复复的做, 以达到要求. ---
5 等离子冲洗 (用较弱的等离子束轰击整个芯片)
6 热处理 , 其中又分为:
6.1 快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上, 然后慢慢地冷却下来, 为了使得注入的离子能更好的被启动以及热氧化)
6.2 退火
6.3 热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )
7 化学气相淀积(CVD) , 进一步精细处理表面的各种物质
8 物理 气相淀积 (PVD) , 类似, 而且可以给敏感部件加coating
9 分子束外延 (MBE) 如果需要长单晶的话就需要这个..
10 电镀处理
11 化学/机械 表面处理
然后芯片就差不多了, 接下来还要:
12 晶圆测试
13 晶圆打磨
就可以出厂封装了.
我们来一步步看:
http://image2.qiniudn.com/26682-cb0fc21a29bc9e85f36ba6bfa40a945a
https://pic2.zhimg.com/a13152a22d9d087b11ee6b83a4174009_b.jpg
1上面是氧化层, 下面是衬底(硅) -- 湿洗
http://image2.qiniudn.com/26682-bc3157a16e038efca2dc7e99837809af
https://pic1.zhimg.com/76b16930656f2431d049bc735f1da5b8_b.jpg
2 一般来说, 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入
http://image2.qiniudn.com/26682-b2e98910ec654283f9775fe8c45178c9
https://pic1.zhimg.com/fa4458e106aded30da9c360a201d1ae4_b.jpg
3先加入Photo-resist, 保护住不想被蚀刻的地方 -- 光刻
http://image2.qiniudn.com/26682-09e676b15263b914a60fb33c1d5d61dd
https://pic1.zhimg.com/e835fefd8aa44f18dc99c7b6abc1b11c_b.jpg
4.上 掩膜 ! (就是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻
http://image2.qiniudn.com/26682-bb43dcd1866ac2da915dc9e40d5fc940
https://pic4.zhimg.com/1464b7fd1d5f9e7cb83a451c2d4404c7_b.jpg
5 紫外线照上去... 下面被照得那一块就被反应了 -- 光刻
http://image2.qiniudn.com/26682-98d82610d8de06891b3932cfa2d19efe
https://pic2.zhimg.com/cb48548fa8182e4dc9981cefcff3a345_b.jpg
6.撤去掩膜. -- 光刻
http://image2.qiniudn.com/26682-ab70212298075ff6e384848f75986c9a
https://pic1.zhimg.com/e93536465a2974b7658695f9ad0dfd34_b.jpg
7 把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻
http://image2.qiniudn.com/26682-710551e934627d0eeef85b48fd5dd118
https://pic4.zhimg.com/7d22e57e49deb3b2d45c9c5a41437d2f_b.jpg
8 把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次). -- 光刻
http://image2.qiniudn.com/26682-4cbc4289127d80475b433602890c09d1
https://pic4.zhimg.com/739a4d1d49fae24227c24324aef10993_b.jpg
9 然后光刻完毕后, 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质
就做成了一个N-well (N-井) -- 离子注入
http://image2.qiniudn.com/26682-a754efe79b9d4e8a40bc0ebd5d555931
https://pic2.zhimg.com/3069170b07dd78d5ea4732bfb8cbfa49_b.jpg
10 用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻
http://image2.qiniudn.com/26682-bb5fd4f315619bfc2d73554e43339e99
https://pic3.zhimg.com/17afc98ebbadbc1e567a9dbe74331432_b.jpg
11 上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理
http://image2.qiniudn.com/26682-9f9eeb7d00fe73c23e23e431c749d321
https://pic3.zhimg.com/fe1e1b6e0e8f7e8be5b64a513dbb85a6_b.jpg
12 用分子束外延处理长出的一层多晶硅， 该层可导电 -- 分子束外延
http://image2.qiniudn.com/26682-7775530f3a1eea3707f2d0db07b09d33
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻 https://pic1.zhimg.com/26d9ce7d8bbb7617e388ef0555fca720_b.jpg
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻
http://image2.qiniudn.com/26682-9d798c836bcda0473b0b5c35cdfd81ac
https://pic3.zhimg.com/aa44677e1cfc5d3d001dcced3978336e_b.jpg
14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时注意MOSFET已经基本成型. -- 离子注入
http://image2.qiniudn.com/26682-22db8db7104374c9017075fa1424cc5a
https://pic3.zhimg.com/ba641cc32f1ba77c32328a383a70df9a_b.jpg
15 用 气相积淀 形成 的氮化物层 -- 化学气相积淀
http://image2.qiniudn.com/26682-901f19db6c9fc19f37f9ba1e9316c4a7
https://pic1.zhimg.com/1fcc857b3ee12e4986dd7706589be208_b.jpg
16 将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻
http://image2.qiniudn.com/26682-2ebe29e327b65815e0e998eec55561e6
https://pic4.zhimg.com/f8585ee3fabad534eeef5861b57c8f7b_b.jpg
17 物理气相积淀长出 金属层 -- 物理气相积淀
http://image2.qiniudn.com/26682-93d6852f71fdd5b22bcaad7313cfa5f9
https://pic4.zhimg.com/bcf673f0f4a0dfbe49f751fd67ddaa3f_b.jpg
18 将多余金属层蚀刻. 光刻 + 湿蚀刻
重复 17-18 长出每个金属层
哦对了... 最开始那个芯片, 大小大约是1.5mm x 0.8mm
-----------------------
啊~~ 找到一本关于光刻的书, 更新一下, 之前的回答有谬误.. 见谅见谅! :
书名: > By BOSE
细说一下光刻. 题主问了: 小于头发丝直径的操作会很困难, 所以光刻(比如说100nm)是怎么做的呢?
比如说我们要做一个100nm的门电路(90nm technology), 那么实际上是这样的:
http://image2.qiniudn.com/26682-3871dd5462eb823356013a37fd0bd54d
https://pic4.zhimg.com/7b86b7f22499ac528c1a5072e3315553_b.jpg
这层掩膜是第一层, 大概是10倍左右的Die Size
有两种方法制作: Emulsion Mask 和 Metal Mask
Emulsion Mask:
http://image2.qiniudn.com/26682-35063fdd962328abf0401bfeb41499f4
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... ) https://pic3.zhimg.com/3404435e2b3b3667d41d10a8ff72ec12_b.jpg
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... )
制作方法: 首先: 需要在Rubylith (不会翻译...) 上面刻出一个比想要的掩膜大个20倍的形状 (大概是真正制作尺寸的200倍), 这个形状就可以用激光什么的刻出来, 只需要微米级别的刻度.
http://image2.qiniudn.com/26682-4f31ad53b5495cb041daeab4c2e8d464
https://pic3.zhimg.com/87e87bb8ff9b0fc1d0b580e1b7098916_b.jpg
然后:
http://image2.qiniudn.com/26682-0f48daa027254812371288fcf3803241
给!它!照!相! , 相片就是Emulsion Mask! https://pic4.zhimg.com/98ddffb1a0e0f664013922edf1f776d7_b.jpg
给!它!照!相! , 相片就是Emulsion Mask!
如果要拍的"照片"太大, 也有分区域照的方法.
Metal Mask:
http://image2.qiniudn.com/26682-e9c02e6102efccb12fc56f5fe009e6b5
https://pic3.zhimg.com/7ab2fde2040d533c3b0bc260f3b5b8ca_b.jpg
制作过程:
1. 先做一个Emulsion Mask, 然后用Emulsion Mask以及我之前提到的17-18步做Metal Mask! 瞬间有种Recursion的感觉有木有!!!
2. Electron beam:
大概长这样
http://image2.qiniudn.com/26682-461fa9b6d3fcd3f9cff44a4f6194ee69
https://pic3.zhimg.com/ffdd8b686a528ea50688087482bb69d2_b.jpg
制作的时候移动的是底下那层. 电子束不移动.
就像打印机一样把底下打一遍.
好处是精度特别高, 目前大多数高精度的(
cpu的几十个引脚，主要分几大类功能。
简单一说。
拿经典又古老的8086来说，
1.总线信号，输入输出数据。
2.总线控制信号，表示申请占用总线或者cpu让出总线。
3.系统控制信号，例如表示cpu向存储器读写的信号。
4.中断控制信号，例如请求或响应中断。... 显示全部 »
简单一说。
拿经典又古老的8086来说，
1.总线信号，输入输出数据。
2.总线控制信号，表示申请占用总线或者cpu让出总线。
3.系统控制信号，例如表示cpu向存储器读写的信号。
4.中断控制信号，例如请求或响应中断。... 显示全部 »
cpu的几十个引脚，主要分几大类功能。
简单一说。
拿经典又古老的8086来说，
1.总线信号，输入输出数据。
2.总线控制信号，表示申请占用总线或者cpu让出总线。
3.系统控制信号，例如表示cpu向存储器读写的信号。
4.中断控制信号，例如请求或响应中断。
5.cpu控制信号，例如选择cpu的工作模式。
6.其他信号，时钟、电源等。
简单一说。
拿经典又古老的8086来说，
1.总线信号，输入输出数据。
2.总线控制信号，表示申请占用总线或者cpu让出总线。
3.系统控制信号，例如表示cpu向存储器读写的信号。
4.中断控制信号，例如请求或响应中断。
5.cpu控制信号，例如选择cpu的工作模式。
6.其他信号，时钟、电源等。
某公司服务器部门BIOS新员工来扯一下，拿Ivy Bridge的Xeon E7来碾压一下家用的Haswell i7好了。Haswell的Xeon E7还没发布，就不把它请出来了，免得给Intel法务部增加绩效...
Xeon的Core数量要比Core(酷睿)... 显示全部 »
Xeon的Core数量要比Core(酷睿)... 显示全部 »
某公司服务器部门BIOS新员工来扯一下，拿Ivy Bridge的Xeon E7来碾压一下家用的Haswell i7好了。Haswell的Xeon E7还没发布，就不把它请出来了，免得给Intel法务部增加绩效...
Xeon的Core数量要比Core(酷睿)的Core数量多很多。Ivy Bridge E7最多可达15 Cores，Haswell更多。再开个超线程，就算只有一颗CPU，也能让任务管理器界面无比壮观...
然后Intel估计发现Core上除了拼数量以外没发有大的性能突破了，于是转而去拼Cache容量了。Ivy Bridge Xeon每Core自带2.5MB L3 Cache，形成37.5M的共享L3... 当然跟L3动不动上80MB的IBM Power比还是小巫见大巫...
当然，欲望是无止境的... 客户：I want more
于是Xeon就支持了多处理器互联(via Intel QPI 链路)，Xeon E7 88×× V2支持3个互联接口，最多支持8个处理器互联，形成立方体拓扑。于是就有了120Core，240Thread的CC NUMA系统了... #请自行脑补拓扑图#
客户：I want more
Intel：再多我就管不了了... 自己设计节点互联芯片去吧... 例如某家的32路K1（ 感谢 @Ketor D 指正，这货是安腾的，放这里不合适...），某家没发布的××路×××××
然后八内存，内存各种简单，就是没有最多只有更多...
E7上为了挂更多内存，就不在CPU上直出DDR地址线了，改而设计了一个叫SMI的链路，连到内存条上的一颗内存REG[1]拓展芯片，由内存扩展芯片出DDR地址线。于是一颗E7最多可以插48[1]跟32G的内存条，单处理器1.5TB[1]最大内存，8S系统妥妥的12TB[1]最大内存就粗来了... 满配的时候无比壮观...
然后最大的差异就是可靠性了... IBM Power太逆天了，还是看Intel好了...
Intel在Xeon里加了Machine Check Architecture (MCA)，如果BIOS和管理软件做的好的话就能做到诊断出系统里大大小小的各种错误。大到上次系统宕机的元凶到底是谁这种推理破案故事，小到内存哪个颗粒或者哪个链路哪跟线上出现了一个bit错误之类的... #其实一般小错误都不报告的，把客户吓着了就不好了#
[1]: 谢@波心荡 给出的新处理器数据。
Xeon的Core数量要比Core(酷睿)的Core数量多很多。Ivy Bridge E7最多可达15 Cores，Haswell更多。再开个超线程，就算只有一颗CPU，也能让任务管理器界面无比壮观...
然后Intel估计发现Core上除了拼数量以外没发有大的性能突破了，于是转而去拼Cache容量了。Ivy Bridge Xeon每Core自带2.5MB L3 Cache，形成37.5M的共享L3... 当然跟L3动不动上80MB的IBM Power比还是小巫见大巫...
当然，欲望是无止境的... 客户：I want more
于是Xeon就支持了多处理器互联(via Intel QPI 链路)，Xeon E7 88×× V2支持3个互联接口，最多支持8个处理器互联，形成立方体拓扑。于是就有了120Core，240Thread的CC NUMA系统了... #请自行脑补拓扑图#
客户：I want more
Intel：再多我就管不了了... 自己设计节点互联芯片去吧... 例如某家的32路K1（ 感谢 @Ketor D 指正，这货是安腾的，放这里不合适...），某家没发布的××路×××××
然后八内存，内存各种简单，就是没有最多只有更多...
E7上为了挂更多内存，就不在CPU上直出DDR地址线了，改而设计了一个叫SMI的链路，连到内存条上的一颗内存REG[1]拓展芯片，由内存扩展芯片出DDR地址线。于是一颗E7最多可以插48[1]跟32G的内存条，单处理器1.5TB[1]最大内存，8S系统妥妥的12TB[1]最大内存就粗来了... 满配的时候无比壮观...
然后最大的差异就是可靠性了... IBM Power太逆天了，还是看Intel好了...
Intel在Xeon里加了Machine Check Architecture (MCA)，如果BIOS和管理软件做的好的话就能做到诊断出系统里大大小小的各种错误。大到上次系统宕机的元凶到底是谁这种推理破案故事，小到内存哪个颗粒或者哪个链路哪跟线上出现了一个bit错误之类的... #其实一般小错误都不报告的，把客户吓着了就不好了#
[1]: 谢@波心荡 给出的新处理器数据。
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最... 显示全部 »
性能优化的前提是找到性能瓶颈，而功耗优化的方法自然也是找到功耗最高的部分。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。
对笔记本来说，CPU 跟硬盘一般是功耗高的部分，所以低电压 CPU 以及 SSD 能提升续航。
对手机来说的耗电大户首先是屏幕，其次是网络（4G，3G，2G，WiFi），触摸屏，最后才是 CPU，因而低性能 CPU 对改善手机续航没有太大意义。在手机上，CPU 根本就不是耗电的主体。
同理，制作简单的操作系统也没有太大意义，因为那并不能大幅度提升续航。
对于不相信我的话的人：请关闭你手机的 4G/3G/2G 的移动数据，关闭 WIFI，关闭屏幕显示，不碰触摸屏，我可确保正常情况下你的手机续航让你吃惊！此时续航的单位并非以「小时」计算，而是以「天」计算，对，即便你用的是安卓也一样。
所以，其实题主真正需要的是超低功耗射频芯片（能以很低的功耗上网），以及超低功耗屏幕。而这两者目前技术上似乎还没有达到。